瞬态卷积 + 通道仿真组件不仅包括瞬态仿真器,还包括许多其他信号完整性功能,例如:
- 用于从 S 参数创建因果和无源时域模型的卷积方法(已获技术创新)。与其他工具不同,ADS 卷积可以正确处理诸多难题,例如过长或有损的传输线
- 具有逐比特和统计模式的通道仿真器,它支持 IBIS AMI 以及对规范的准标准扩展,例如片上 S 参数(BIRD 152)、先进抖动(BIRD 123)、中间通道中继器和重计时器(BIRD 156)(完整细节见下文)
- 眼图探头组件可进行眼图分析,包括 BER 轮廓和浴缸曲线(bathtub)显示。还包括眼图模板实用工具,可执行自动模板违规检查
- 均衡器,支持自动抽头优化
- 能够检查多个处于不同数据速率的入侵者的串扰
- 一致性设计套件支持 DDR2、DDR3 和 LPDDR2 标准
- 包括符合 IBIS I/O 行业标准(ANSI/EIA-656)的收发信机模型
- 时域反射工具
- 使用是德科技仪器中经过验证的 EZJIT Plus 算法进行抖动分解
- 宽带 SPICE 模型生成器,使您可以将测得的或仿真的 S 参数模型转换成集总等效表达式或极点零点表达式
- Touchstone Combiner 工具可利用 4 端口 VNA 的测量结果建立受扰/干扰通道模型
当今几乎所有的消费类和企业数字产品――从笔记本电脑到数据中心服务器、电信交换中心和互联网路由器,均包含芯片间数据链路。
SPICE 使设计人员能够使用集总元件模型以较低的速度执行仿真。但是,随着芯片间数据速率提升至每秒几千兆比特,高频和分布式效应越来越不容忽视,例如阻抗失配、反射、串扰、趋肤效应和电介质损耗等。
因此,信号完整性工程师除了使用 SPICE 之外,还需要使用其他工具。先进设计系统(ADS)瞬态卷积 + 通道仿真组件中类似 SPICE 的仿真器部分不仅可以仿真集总元件模型,还可以仿真分布式传输线、S 参数和 EM 模型,为建立高速 PCB 走线的模型奠定基础。瞬态卷积与通道仿真器组件独具特色,因为它不仅是一款高性能工具,还拥有一系列可以综合到 ADS 平台中的功能。您可以将系统级、电路级或 EM 级模型(分别在对应的抽象层)综合到同一个仿真中。
相较于传统的瞬态仿真,多核处理器支持和全新的大容量稀疏矩阵求解程序能够将仿真速度提升三倍,让其成为速度超快的信号完整性电路仿真器。
信号完整性(SI)工程师需要在设计空间中为数千个点确定超低比特误码率(BER)轮廓,确定最佳性能的发射机、通道和接收机组合。即便使用多核和现代化线性代数方法,瞬态仿真仍需耗费大量时间:一百万比特就需要一天以上的时间。
为了满足这一需求,我们增添了两个新模式,以避免进行耗时的瞬态仿真。通过充分利用通道走线、过孔、焊线、连接器等器件的线性时不变(“LTI”)特性,您将无需在每次时间步进时运行瞬态求解程序这种粗略的近似方法,而是可以在几秒钟而不是在几天内确定超低比特误码率轮廓,快速、全面地探索可能的设计。
下表对比了在逐比特模式和统计模式下使用传统瞬态方法和通道仿真器的优缺点。
|
瞬态(如 SPICE)仿真器 |
通道仿真器,逐比特模式 |
通道仿真器,统计模式 |
---|
方法 |
改进的基尔霍夫电流定律节点分析(每时间步进) |
步进响应逐比特叠加 |
基于步进响应的统计计算 |
应用 |
线性和非线性通道
有限、用户指定的比特码型
自适应或固定均衡器抽头 |
LTI 通道
有限、用户指定的比特码型
自适应或固定均衡器抽头
IBIS AMI |
LTI 通道
随机无限比特码型
固定均衡器抽头
IBIS AMI(如果模型提供 GetWave 函数,可使用线性近似值) |
一分钟仿真中的 BER 本底 |
~10-3 |
~10-6 |
~10-16 |
典型兆位仿真时间 |
25 小时 |
12 分钟 |
40 秒 |
此组件所具备的功能
- 高频 SPICE 仿真器 - 非线性时域仿真器用于分析非常大的基带电路、启动瞬变、振荡器以及高速数字与开关电路
- 卷积仿真器 - 先进的时域仿真器,它能够扩展高频 SPICE 模块的功能,在时域仿真器中精确仿真频率相关组件(分布式元件、S 参数数据文件、传输线等)
- IBIS I/O 模型 - I/O 缓冲器信息规范(IBIS)模型,用于对 IC 驱动器、输出、接收机、输入的非线性特性进行建模
- 信号完整性验证工具套件 - 分析在数千兆位通信链路设计中造成性能下降的抖动根源。它能帮助设计人员在开始制造硬件原型之前找到并消除抖动的原因,从而避免在开发周期后期进行代价高昂的重新设计
- 宽带 SPICE 模型生成器 - 使设计人员能够将测得的或仿真的 S 参数模型转换为集总等效表达式或极零点表达式
支持的 IBIS 关键字表格(需要登录“知识中心”)