DDR 和 LPDDR 記憶體
下一代 AI 對記憶體技術帶來了各種挑戰。訓練 AI 模型需要極高頻寬的記憶體；推論應用則需要低記憶體延遲。大容量且可擴充的記憶體是必不可少的，以因應不斷增長的模型大小。
Keysight 為您下一個雙倍資料速率 5 (DDR5) 和低功耗雙倍資料速率 6 (LPDDR6) 設計的每個階段提供高精度和超快速解決方案 — 適用於資料中心、消費性電子產品、汽車和其他記憶體系統。
DDR 從設計到測試解決方案
更快的網路速度需要更快的記憶體。每個新版 DDR 標準都支援更快速地存取記憶體中儲存的資料。隨著 DDR5 的資料速度達到 6.4 GT/s，您將面臨新的設計和驗證挑戰。DDR5 記憶體系統的設計與模擬有助於您在晶片流片前發現問題，並確保設計的良好訊號完整性。設計與模擬軟體可讓您最佳化發射器、接收器和通道設計，以在所需速度下獲得最佳效能和可靠性。我們可以協助您預先設計，以便在原型製作之前解決訊號完整性問題、確保電源效率，並維持在嚴格的錯誤容限內。
確保您的 DDR5 發射器與其他裝置的互通性，需要根據 JEDEC 一致性標準進行測試。測試 DDR5 裝置時，請使用專用硬體和軟體自動化合規性測試的校準、設定、執行和文件記錄。理想情況下，應使用高頻寬示波器 (25 GHz 以上)，其具備高有效位元數、專為對量測訊號影響最小而設計的高頻寬探棒，以及用於盡可能靠近晶片探測的轉接板。再搭配用於測試配置、執行、評估、自動化和報告生成的軟體。
確保符合第五代雙倍資料速率記憶體 (DDR5) 裝置，需要執行 JEDEC 規範中詳盡的互通性測試清單。實體層接收器一致性測試包括接收器特性化、使用高頻寬示波器校準應力訊號，以及使用位元錯誤率測試儀進行裝置接收器測試。
資料毀損是 DDR5 設計驗證過程中常見的現象。資料毀損的根本原因可能難以判斷。通常，您的設計存在訊號完整性或功能問題。
當 DDR5 記憶體系統未按預期運作時，您需要具備追蹤擷取和分析功能的功能除錯、分析和協定相容性驗證解決方案。我們可提供必要的洞察力，協助您瞭解系統行為並快速找出任何問題的根本原因。
LPDDR 從設計到測試解決方案
考量到行動裝置的低功耗要求，LPDDR 設計需要更高的電源效率。透過模擬，您可以在原型製作前偵測到低電壓 LPDDR 設計中的問題。使用 Keysight PathWave 軟體進行設計，深入了解電壓管理和訊號完整性，確保在更高速度下實現精確的時序和最小的串擾。進階 IBIS-AMI 模型考量了 LPDDR 配置的複雜性，以確保設計的穩健性能和可靠性。
LPDDR6 技術可實現更高的資料傳輸頻寬和更低的功耗。對於發射器測試，頻寬足夠且具有最高訊號完整性的示波器是必不可少的。為確保符合 JEDEC 標準並縮短測試時間，Keysight 提供最全面的測試自動化應用程式，可與 Keysight 的最高速測試儀器協同運作。
由於高速資料傳輸速率，LPDDR6 接收器測試面臨嚴峻挑戰，這會縮小裕度並使設計工作和測試更加複雜。位元錯誤率測試儀 (BERT)、示波器和合規性軟體等自動化測試工具對於解決實體層的這些挑戰至關重要，可確保最短的測試時間、精確的量測以及符合 JEDEC 規範。
隨著 LPDDR 資料速度不斷提高，在協定層級上，互通性測試也是強制性的。為確保資料完整性，您必須專注於時序和事件監控，以準確擷取和分析訊號。此外，評估訓練和重新整理管理帶來的效能提升，可確保系統可靠且有效率地運作。Keysight 提供專為您的設計量身打造的快速可靠 LPDDR 協定分析解決方案。
資源
需要協助或有疑問嗎？