DDR、GDDR 與 LPDDR 記憶體
下一代 AI 對記憶體技術帶來了各種挑戰。訓練 AI 模型需要極高頻寬的記憶體；推論應用則需要低記憶體延遲。大容量且可擴充的記憶體是必不可少的，以因應不斷增長的模型大小。
Keysight 為您的下一代雙倍資料速率 6 (DDR6)、低功耗雙倍資料速率 6 (LPDDR6) 以及圖形雙倍資料速率 7 (GDDR7) 設計的每個階段提供高精度且超高速的解決方案，適用於資料中心、消費性電子產品、汽車及其他記憶體系統。
DDR 從設計到測試解決方案
隨著 DDR6 的逼近，您將面臨全新的設計與驗證挑戰。模擬 DDR 記憶體系統可協助您在矽晶片下線（tape-out）之前發現問題，並確保訊號完整性。
Keysight 設計與模擬軟體可讓您最佳化傳輸器、接收器和通道設計，以在所需的速率下達到最佳效能與可靠性。我們能在初期協助您解決訊號完整性問題、確保電源效率，並在製作原型之前將誤差保持在嚴格的邊限內。
確保 DDR 互通性需要根據 JEDEC 合規性標準進行驗證。Keysight 提供端對端的 DDR 傳輸器測試解決方案，結合高頻寬示波器、低負載探棒、中介板（interposer）技術以及自動化軟體，可簡化測試設定、執行、分析和報告。我們提供提前試用自動化 DDR6 傳輸器特性分析與驗證的功能，協助您在 DDR6 標準底定之前，克服日益艱鉅的時序抖動、時序、電壓邊限和訊號完整性要求。整合的眼圖、抖動、等化與邊限分析可實現更快速的除錯、更早期的路徑尋找，並對 DDR6 傳輸器效能充滿信心。
滿足 DDR5 接收器要求需要在日益嚴苛的訊號條件下進行精確的特性分析。遵循 JEDEC 標準的接收器測試，可評估待測物在存在電壓、時序和訊號減損的情況下恢復資料的可靠性。測試過程結合了用於精確校正加壓輸入訊號的高頻寬示波器，以及用於產生受控訊號條件並評估接收器效能的位元錯誤率測試器。透過 Keysight 自動化解決方案測量電壓和抖動靈敏度，並透過加壓眼圖測試驗證運作，您可以有效率地分析接收器邊限、識別弱點，並對設計的 DDR5 互通性與合規性充滿信心。
資料毀損是 DDR5 設計驗證過程中常見的現象。資料毀損的根本原因可能難以判斷。通常，您的設計存在訊號完整性或功能問題。
當 DDR5 記憶體系統未按預期運作時，您需要具備追蹤擷取和分析功能的功能除錯、分析和協定相容性驗證解決方案。我們可提供必要的洞察力，協助您瞭解系統行為並快速找出任何問題的根本原因。
GDDR 從設計到測試解決方案
每接腳 32 Gbps 的 GDDR7 資料傳輸率與 PAM3 調變技術帶來了全新的訊號完整性、電源完整性及通道設計挑戰，必須在設計週期的早期階段加以解決。
支援高達 GDDR7 的 Keysight GDDR 設計與模擬解決方案可協助您在矽晶片下線（tape-out）之前識別並解決問題，從而減少成本高昂的設計迭代並加快上市時間。
憑藉全面的模擬功能，您可以最佳化發射器、接收器、封裝、PCB 和通道效能，以滿足嚴苛的 GDDR7 規格要求。
由於 GDDR7 以倍增的資料傳輸率引入 PAM3 信號傳輸，確保發射器的互通性需要對訊號完整性進行全面的驗證，包括針對 JEDEC 規格的電氣、時序、眼圖、時脈抖動、等化以及 SNDR 效能。
Keysight 提供高頻寬示波器、精密的探棒解決方案，以及諸如通道嵌育還原（de-embedding）與等化模擬等先進分析技術，讓您能夠準確表徵元件行為，並加速從開發到合規性測試的設計驗證。
隨著 GDDR7 記憶體系統將頻寬推向史無前例的水準，接收器驗證對於確保在真實通道條件下進行可靠的 PAM3 信號復原至關重要。
全面的接收器分析可在存在通道損耗、串擾和雜訊的情況下評估等化效能、眼圖品質、抖動容限以及訊號完整性。透過結合先進的接收器特性分析技術與高效能位元錯誤率測試器，我們能讓您最佳化接收器設定、準確評估系統邊限，並加速驗證與合規性測試。
隨著 GDDR 資料速度不斷提升，通訊協定層級的互通性測試也是強制要求的。為確保資料完整性，您必須專注於時序與事件監控，以準確擷取和分析信號。此外，評估訓練與重新整理管理所帶來的效能提升，可確保系統以可靠且有效率的方式運作。Keysight 提供專為您的設計量身打造且快速可靠的 GDDR 通訊協定分析解決方案。
LPDDR 從設計到測試解決方案
考量到行動裝置的低功耗要求，LPDDR 設計需要更高的電源效率。透過模擬，您可以在原型製作前偵測到低電壓 LPDDR 設計中的問題。使用 Keysight PathWave 軟體進行設計，深入了解電壓管理和訊號完整性，確保在更高速度下實現精確的時序和最小的串擾。進階 IBIS-AMI 模型考量了 LPDDR 配置的複雜性，以確保設計的穩健性能和可靠性。
LPDDR6 技術可實現更高的資料傳輸頻寬和更低的功耗。對於發射器測試，頻寬足夠且具有最高訊號完整性的示波器是必不可少的。為確保符合 JEDEC 標準並縮短測試時間，Keysight 提供最全面的測試自動化應用程式，可與 Keysight 的最高速測試儀器協同運作。
由於高速資料傳輸速率，LPDDR6 接收器測試面臨嚴峻挑戰，這會縮小裕度並使設計工作和測試更加複雜。位元錯誤率測試儀 (BERT)、示波器和合規性軟體等自動化測試工具對於解決實體層的這些挑戰至關重要，可確保最短的測試時間、精確的量測以及符合 JEDEC 規範。
隨著 LPDDR 資料速度不斷提高，在協定層級上，互通性測試也是強制性的。為確保資料完整性，您必須專注於時序和事件監控，以準確擷取和分析訊號。此外，評估訓練和重新整理管理帶來的效能提升，可確保系統可靠且有效率地運作。Keysight 提供專為您的設計量身打造的快速可靠 LPDDR 協定分析解決方案。
資源
需要協助或有疑問嗎？