무엇을 찾고 있습니까?
DDR, GDDR 및 LPDDR 메모리
차세대 AI는 메모리 기술에 다양한 과제를 제시합니다. AI 모델 학습에는 초고대역폭 메모리가 필요하며, 추론 애플리케이션에는 낮은 메모리 지연 시간이 요구됩니다. 증가하는 모델 크기를 처리하려면 대규모의 확장 가능한 메모리 용량이 필수적입니다.
키사이트는 데이터 센터, 소비자 가전, 자동차 및 기타 메모리 시스템을 위한 차세대 DDR6(Double Data Rate 6), LPDDR6(Low-Power Double Data Rate 6), GDDR7(Graphics Double Data Rate 7) 설계의 모든 단계에 걸쳐 고정밀 및 초고속 솔루션을 제공하여 귀사의 요구를 완벽히 충족시켜 드립니다.
DDR 설계-테스트 솔루션
DDR6 시대가 다가옴에 따라 새로운 설계 및 검증 과제에 직면하게 됩니다. DDR 메모리 시스템을 시뮬레이션하면 실리콘 테이프아웃 전에 문제를 발견하고 신호 무결성을 보장할 수 있습니다.
키사이트의 설계 및 시뮬레이션 소프트웨어를 사용하면 원하는 속도에서 최상의 성능과 신뢰성을 얻을 수 있도록 송신기, 수신기 및 채널 설계를 최적화할 수 있습니다. 당사는 초기 단계부터 신호 무결성 문제를 해결하고, 전력 효율성을 확보하며, 프로토타입 제작 전에 엄격한 오차 범위 내에서 설계가 이루어지도록 지원합니다.
DDR 상호운용성을 보장하려면 JEDEC 준수 표준에 따른 검증이 필요합니다. 키사이트는 고대역폭 오실로스코프, 저부하 프로브, 인터포저 기술 및 자동화 소프트웨어를 결합한 엔드투엔드 DDR 송신기 테스트 솔루션을 제공하여 테스트 설정, 실행, 분석 및 보고 과정을 간소화합니다. 당사는 자동화된 DDR6 송신기 특성 분석 및 검증 기능을 조기에 제공하여, DDR6 표준이 최종 확정되기 전에 점점 더 까다로워지는 지터, 타이밍, 전압 마진 및 신호 무결성 요구 사항을 해결할 수 있도록 지원합니다. 통합된 아이 다이어그램, 지터, 이퀄라이제이션 및 마진 분석을 통해 더 빠른 디버깅, 조기 문제 해결 및 DDR6 송신기 성능에 대한 확신을 얻을 수 있습니다.
DDR5 수신기 요구 사항을 충족하려면 점점 더 까다로워지는 신호 조건 하에서 정밀한 특성 분석이 필요합니다. JEDEC 표준에 따른 수신기 테스트는 전압, 타이밍 및 신호 장애가 발생하는 상황에서 피시험 장치가 데이터를 얼마나 안정적으로 복원할 수 있는지 평가합니다. 이 테스트 프로세스는 부하가 가해진 입력 신호를 정확하게 보정하기 위한 고대역폭 오실로스코프와, 제어된 신호 조건을 생성하여 수신기 성능을 평가하는 비트 오류율(BER) 테스터를 결합합니다. 키사이트(Keysight)의 자동화 솔루션을 활용하여 전압 및 지터 감도를 측정하고, 스트레스 아이(stressed-eye) 테스트를 통해 동작을 검증함으로써, 수신기 마진을 효율적으로 특성 분석하고 취약점을 파악하며, 설계의 DDR5 상호 운용성 및 규격 준수에 대한 확신을 얻을 수 있습니다.
DDR5 설계 검증 중 흔히 발생하는 증상은 데이터 손상입니다. 데이터 손상의 근본 원인을 파악하기 어려울 수 있습니다. 일반적으로 설계에 신호 무결성 또는 기능적 문제가 있습니다.
DDR5 메모리 시스템이 예상대로 작동하지 않을 때, 트레이스 캡처 및 분석 기능을 제공하는 기능 디버그, 분석 및 프로토콜 준수 검증 솔루션이 필요합니다. 당사는 시스템의 동작을 이해하고 문제의 근본 원인을 신속하게 파악하는 데 필요한 통찰력을 제공할 수 있습니다.
GDDR 설계-테스트 통합 솔루션
핀당 32 Gbs의 GDDR7 데이터 전송 속도와 PAM3 변조 방식은 설계 주기 초기에 반드시 해결해야 할 새로운 신호 무결성, 전력 무결성 및 채널 설계상의 과제를 야기합니다.
GDDR7까지 지원하는 키사이트의 GDDR 설계 및 시뮬레이션 솔루션을 활용하면 실리콘 테이프아웃 전에 문제를 파악하고 해결할 수 있어, 비용이 많이 드는 설계 반복 작업을 줄이고 시장 출시 기간을 단축할 수 있습니다.
포괄적인 시뮬레이션 기능을 통해 송신기, 수신기, 패키지, PCB 및 채널 성능을 최적화하여 까다로운 GDDR7 사양을 충족할 수 있습니다.
GDDR7은 데이터 전송 속도를 두 배로 높인 PAM3 신호 방식을 도입함에 따라, 송신기 간 상호 운용성을 보장하기 위해서는 JEDEC 사양에 따른 전기적 특성, 타이밍, 아이 다이어그램, 지터, 이퀄라이제이션 및 SNDR 성능을 포함한 신호 무결성에 대한 포괄적인 검증이 필요합니다.
키사이트는 고대역폭 오실로스코프, 정밀 프로빙 솔루션, 디임베딩 및 이퀄라이제이션 에뮬레이션과 같은 첨단 분석 기술을 통해 개발 단계부터 적합성 테스트에 이르기까지 소자의 동작 특성을 정확하게 분석하고 설계 검증 과정을 가속화할 수 있도록 지원합니다.
GDDR7 메모리 시스템이 대역폭을 전례 없는 수준으로 끌어올림에 따라, 실제 채널 환경에서 신뢰할 수 있는 PAM3 신호 복원을 보장하기 위해서는 수신기 검증 작업이 매우 중요해졌습니다.
포괄적인 수신기 분석을 통해 채널 손실, 크로스톡 및 노이즈가 존재하는 환경에서 이퀄라이제이션 효과, 아이 패턴 품질, 지터 내성 및 신호 무결성을 평가합니다. 첨단 수신기 특성 분석 기술과 고성능 비트 오류율(BER) 테스터를 결합함으로써, 고객은 수신기 설정을 최적화하고 시스템 마진을 정확하게 평가하며, 검증 및 적합성 테스트를 가속화할 수 있습니다.
GDDR 데이터 전송 속도가 높아짐에 따라 프로토콜 수준에서의 상호운용성 테스트도 필수적입니다. 데이터 무결성을 보장하려면 신호를 정확하게 포착하고 분석하기 위해 타이밍 및 이벤트 모니터링에 주력해야 합니다. 또한, 트레이닝 및 리프레시 관리를 통해 성능 개선 효과를 평가함으로써 시스템이 안정적이고 효율적으로 작동하도록 할 수 있습니다. 키사이트는 귀사의 설계에 맞춰 빠르고 안정적인 GDDR 프로토콜 분석을 위한 맞춤형 솔루션을 제공합니다.
LPDDR 설계-테스트 솔루션
모바일 장치의 낮은 전력 소비 요구 사항을 고려할 때, LPDDR 설계는 더 높은 전력 효율을 요구합니다. 시뮬레이션을 통해 프로토타입 제작 전에 저전압 LPDDR 설계의 문제를 감지할 수 있습니다. 키사이트 PathWave 소프트웨어로 설계하고 전압 관리 및 신호 무결성에 대한 통찰력을 얻어, 더 높은 속도에서 정밀한 타이밍과 최소한의 누화를 보장하십시오. 고급 IBIS-AMI 모델은 LPDDR 구성의 복잡성을 고려하여 설계의 강력한 성능과 신뢰성을 보장합니다.
LPDDR6 기술은 더 낮은 전력으로 데이터 전송을 위한 더 높은 대역폭을 가능하게 합니다. 송신기 테스트에는 충분한 대역폭과 최고의 신호 무결성을 갖춘 오실로스코프가 필수적입니다. JEDEC 표준 준수를 보장하고 테스트 시간을 최소화하기 위해 키사이트는 키사이트의 최고 속도 테스트 장비와 함께 작동하는 가장 포괄적인 테스트 자동화 애플리케이션을 제공합니다.
LPDDR6 수신기 테스트는 고속 데이터 전송 속도로 인해 마진이 좁아지고 설계 작업 및 테스트가 더욱 복잡해지므로 상당한 어려움이 따릅니다. BERT(비트 오류율 테스터), 오실로스코프 및 규정 준수 소프트웨어와 같은 자동화된 테스트 도구는 물리 계층에서 이러한 문제를 해결하고 최소 테스트 시간, 정확한 측정 및 JEDEC 사양 준수를 보장하는 데 필수적입니다.
LPDDR 데이터 속도가 증가함에 따라 프로토콜 수준에서도 상호 운용성 테스트가 필수적입니다. 데이터 무결성을 보장하려면 타이밍 및 이벤트 모니터링에 집중하여 신호를 정확하게 캡처하고 분석해야 합니다. 또한 트레이닝 및 새로 고침 관리에서 성능 향상을 평가하면 시스템이 안정적이고 효율적으로 작동하는지 확인할 수 있습니다. 키사이트는 설계에 필요한 빠르고 안정적인 LPDDR 프로토콜 분석을 위한 솔루션을 제공합니다.
리소스
어떤 도움을 드릴까요?