Che cosa sta cercando?
Memorie DDR, GDDR e LPDDR
L'IA di nuova generazione presenta diverse sfide per la tecnologia della memoria. L'addestramento dei modelli di IA richiede una memoria con larghezza di banda estremamente elevata; per le applicazioni di inferenza è necessaria una bassa latenza di memoria. Una capacità di memoria ampia e scalabile è indispensabile per far fronte alle crescenti dimensioni dei modelli.
Keysight offre soluzioni ultraveloci e ad alta precisione per ogni fase della progettazione dei vostri prossimi sistemi Double Data Rate 6 (DDR6), Low-Power Double Data Rate 6 (LPDDR6) e Graphics Double Data Rate 7 (GDDR7), destinati a data center, elettronica di consumo, settore automobilistico e altri sistemi di memoria.
Soluzioni DDR Design-to-Test
Con l’avvicinarsi della DDR6, vi trovate ad affrontare nuove sfide in termini di progettazione e validazione. La simulazione dei sistemi di memoria DDR vi aiuta a individuare eventuali problemi prima del tape-out del silicio e a garantire l’integrità del segnale.
Il software di progettazione e simulazione Keysight vi consente di ottimizzare i vostri progetti di trasmettitori, ricevitori e canali per ottenere le migliori prestazioni e affidabilità alla velocità desiderata. Possiamo aiutarvi fin dall’inizio a risolvere i problemi di integrità del segnale, a garantire l’efficienza energetica e a rimanere entro margini di errore ristretti prima della prototipazione.
Garantire l’interoperabilità DDR richiede una verifica rispetto agli standard di conformità JEDEC. Keysight offre soluzioni complete per il test dei trasmettitori DDR, che combinano oscilloscopi ad alta larghezza di banda, sonde a basso carico, tecnologie interposer e software automatizzato per semplificare la configurazione, l’esecuzione, l’analisi e la generazione dei report dei test. Offriamo accesso anticipato alla caratterizzazione e alla convalida automatizzate dei trasmettitori DDR6, aiutandovi a soddisfare i requisiti sempre più esigenti in materia di jitter, temporizzazione, margine di tensione e integrità del segnale prima che lo standard DDR6 venga finalizzato. L’analisi integrata del diagramma a occhio, del jitter, dell’equalizzazione e del margine consente un debug più rapido, un’individuazione precoce dei problemi e una maggiore fiducia nelle prestazioni dei trasmettitori DDR6.
Soddisfare i requisiti dei ricevitori DDR5 richiede una caratterizzazione precisa in condizioni di segnale sempre più complesse. I test sui ricevitori, condotti secondo gli standard JEDEC, valutano l’affidabilità con cui il dispositivo in prova è in grado di recuperare i dati in presenza di disturbi di tensione, temporizzazione e segnale. Il processo di test combina un oscilloscopio ad ampia larghezza di banda, per una calibrazione accurata del segnale di ingresso sottoposto a stress, con un tester del tasso di errore binario (BER) per generare condizioni di segnale controllate e valutare le prestazioni del ricevitore. Misurando la sensibilità alla tensione e al jitter e verificando il funzionamento tramite test “stressed-eye” con le soluzioni automatizzate Keysight, è possibile caratterizzare in modo efficiente i margini del ricevitore, identificare i punti deboli e acquisire fiducia nell’interoperabilità DDR5 e nella conformità del proprio progetto.
La corruzione dei dati è un sintomo comune riscontrato durante la convalida dei progetti DDR5. La causa principale della corruzione dei dati può essere difficile da determinare. Di solito, i progetti presentano problemi di integrità del segnale o problemi funzionali.
Quando i sistemi di memoria DDR5 non si comportano come previsto, avete bisogno di soluzioni per il debug funzionale, l'analisi e la convalida della conformità del protocollo che forniscano funzionalità di acquisizione e analisi delle tracce. Possiamo offrirvi le informazioni necessarie per comprendere il comportamento del vostro sistema e individuare rapidamente la causa di qualsiasi problema.
Soluzioni "Design-to-Test" per GDDR
Le velocità di trasmissione dei dati GDDR7 pari a 32 Gbs per pin e la modulazione PAM3 comportano nuove sfide in termini di integrità del segnale, integrità dell'alimentazione e progettazione dei canali, che devono essere affrontate sin dalle prime fasi del ciclo di progettazione.
Le soluzioni Keysight per la progettazione e la simulazione GDDR, fino alla versione GDDR7, consentono di identificare e risolvere i problemi prima del tape-out del silicio, riducendo le costose iterazioni di progettazione e accelerando il time-to-market.
Grazie a funzionalità di simulazione complete, è possibile ottimizzare le prestazioni di trasmettitori, ricevitori, pacchetti, PCB e canali per soddisfare le esigenti specifiche GDDR7.
Poiché la GDDR7 introduce la segnalazione PAM3 a velocità di trasmissione dati raddoppiate, garantire l'interoperabilità dei trasmettitori richiede una verifica completa dell'integrità del segnale, che includa le prestazioni elettriche, di temporizzazione, del diagramma a occhio, del jitter, dell'equalizzazione e dell'SNDR rispetto alle specifiche JEDEC.
Keysight vi supporta con oscilloscopi ad alta larghezza di banda, soluzioni di sondaggio di precisione e tecniche di analisi avanzate, quali il de-embedding e l'emulazione dell'equalizzazione, che consentono di caratterizzare con precisione il comportamento dei dispositivi e di accelerare la convalida del progetto, dallo sviluppo fino ai test di conformità.
Poiché i sistemi di memoria GDDR7 portano la larghezza di banda a livelli senza precedenti, la validazione del ricevitore diventa fondamentale per garantire un recupero affidabile del segnale PAM3 in condizioni di canale reali.
Un'analisi completa del ricevitore valuta l'efficacia dell'equalizzazione, la qualità dell'occhio, la tolleranza al jitter e l'integrità del segnale in presenza di perdite di canale, diafonia e rumore. Combinando tecniche avanzate di caratterizzazione del ricevitore con tester del tasso di errore binario ad alte prestazioni, vi consentiamo di ottimizzare le impostazioni del ricevitore, valutare con precisione i margini di sistema e accelerare i test di validazione e di conformità.
I test di interoperabilità sono obbligatori anche a livello di protocollo, mentre le velocità di trasmissione dei dati GDDR sono in aumento. Per garantire l’integrità dei dati, è necessario concentrarsi sul monitoraggio dei tempi e degli eventi, al fine di acquisire e analizzare i segnali con precisione. Inoltre, la valutazione dei miglioramenti prestazionali derivanti dalla gestione dell’addestramento e dell’aggiornamento garantisce che il sistema funzioni in modo affidabile ed efficiente. Keysight offre soluzioni su misura per un’analisi veloce e affidabile del protocollo GDDR per il vostro progetto.
Soluzioni LPDDR Design-to-Test
Considerati i requisiti di basso consumo energetico dei dispositivi mobili, i progetti LPDDR richiedono una maggiore efficienza energetica. Grazie alla simulazione, è possibile individuare eventuali problemi nei progetti LPDDR a bassa tensione prima della prototipazione. Progettate con il software Keysight PathWave per ottenere informazioni dettagliate sulla gestione della tensione e sull'integrità del segnale, garantendo una temporizzazione precisa e un crosstalk minimo alle velocità più elevate. I modelli Advanced tengono conto della complessità delle configurazioni LPDDR per garantire prestazioni solide e l'affidabilità del vostro progetto.
La tecnologia LPDDR6 consente una maggiore larghezza di banda per il trasferimento dei dati con una minore potenza. Un oscilloscopio con una larghezza di banda sufficiente e la massima integrità del segnale è obbligatorio per il test dei trasmettitori. Per garantire la conformità allo standard JEDEC e ridurre al minimo i tempi di test, Keysight offre le applicazioni di automazione dei test più complete che lavorano in parallelo con gli strumenti di test ad alta velocità di Keysight.
Il collaudo dei ricevitori LPDDR6 pone sfide significative a causa delle velocità di trasferimento dei dati ad alta velocità, che riducono i margini e rendono il lavoro di progettazione e collaudo più complesso. Gli strumenti di test automatizzati, come i bit error rate tester (BERT), gli oscilloscopi e il software di conformità, sono essenziali per affrontare queste sfide a livello fisico, garantendo tempi di test minimi, misure accurate e conformità alle specifiche JEDEC.
I test di interoperabilità sono obbligatori anche a livello di protocollo, mentre la velocità dei dati LPDDR aumenta. Per garantire l'integrità dei dati, è necessario concentrarsi sul monitoraggio dei tempi e degli eventi per catturare e analizzare accuratamente i segnali. Inoltre, la valutazione del miglioramento delle prestazioni grazie alla formazione e alla gestione del refresh garantisce un funzionamento affidabile ed efficiente del sistema. Keysight offre soluzioni su misura per l'analisi rapida e affidabile del protocollo LPDDR per il vostro progetto.
Risorse
Volete aiuto o avete domande?