¿Qué busca?
Memoria DDR, GDDR y LPDDR
La IA de nueva generación plantea varios retos a la tecnología de memoria. El entrenamiento de modelos de IA requiere una memoria con un ancho de banda extremadamente alto; para las aplicaciones de inferencia se necesita una latencia de memoria baja. Una capacidad de memoria amplia y escalable es imprescindible para hacer frente al creciente tamaño de los modelos.
Keysight te ofrece soluciones de alta precisión y ultrarrápidas para cada fase de tu próximo diseño de Double Data Rate 6 (DDR6), Low-Power Double Data Rate 6 (LPDDR6) y Graphics Double Data Rate 7 (GDDR7), tanto para centros de datos como para electrónica de consumo, automoción y otros sistemas de memoria.
Soluciones DDR de diseño para pruebas
Con la llegada de la DDR6, se enfrenta a nuevos retos de diseño y validación. La simulación de sistemas de memoria DDR le ayuda a detectar problemas antes del cierre del diseño del silicio y a garantizar la integridad de la señal.
El software de diseño y simulación de Keysight le permite optimizar el diseño de sus transmisores, receptores y canales para obtener el mejor rendimiento y fiabilidad a la velocidad deseada. Podemos ayudarle desde el principio a resolver problemas de integridad de la señal, garantizar la eficiencia energética y mantenerse dentro de los estrechos márgenes de error antes de la creación de prototipos.
Garantizar la interoperabilidad de la DDR requiere una validación conforme a las normas de conformidad de JEDEC. Keysight ofrece soluciones integrales para las pruebas de transmisores DDR, que combinan osciloscopios de gran ancho de banda, sondas de baja carga, tecnologías de interpositor y software automatizado para simplificar la configuración, la ejecución, el análisis y la generación de informes de las pruebas. Ofrecemos acceso anticipado a la caracterización y validación automatizadas de transmisores DDR6, lo que le ayuda a hacer frente a los requisitos cada vez más exigentes en materia de fluctuación, sincronización, margen de tensión e integridad de la señal antes de que se apruebe definitivamente el estándar DDR6. El análisis integrado del diagrama de ojo, la fluctuación, la ecualización y el margen permite una depuración más rápida, una identificación temprana de problemas y una mayor confianza en el rendimiento de los transmisores DDR6.
Cumplir con los requisitos de los receptores DDR5 exige una caracterización precisa en condiciones de señal cada vez más exigentes. Las pruebas de receptores, realizadas según las normas JEDEC, evalúan la fiabilidad con la que el dispositivo sometido a prueba puede recuperar datos en presencia de alteraciones de tensión, sincronización y señal. El proceso de prueba combina un osciloscopio de gran ancho de banda, que permite una calibración precisa de la señal de entrada sometida a estrés, con un comprobador de la tasa de error de bits para generar condiciones de señal controladas y evaluar el rendimiento del receptor. Al medir la sensibilidad a la tensión y al jitter, y validar el funcionamiento mediante pruebas de «ojo bajo estrés» con las soluciones automatizadas de Keysight, podrá caracterizar de forma eficiente los márgenes del receptor, identificar vulnerabilidades y ganar confianza en la interoperabilidad y el cumplimiento de las normas DDR5 de su diseño.
La corrupción de datos es un síntoma frecuente durante la validación de diseños DDR5. La causa principal de la corrupción de datos puede ser difícil de determinar. Por lo general, los diseños presentan problemas funcionales o de integridad de la señal.
Cuando los sistemas de memoria DDR5 no se comportan según lo esperado, necesita soluciones de depuración funcional, análisis y validación del cumplimiento de protocolos que ofrezcan capacidades de captura de trazas y análisis. Podemos ofrecerle la información necesaria para comprender el comportamiento de su sistema y encontrar rápidamente la causa raíz de cualquier problema.
Soluciones de diseño y pruebas para GDDR
Las velocidades de transmisión de datos de la GDDR7, de 32 Gbs por pin, y la modulación PAM3 plantean nuevos retos en materia de integridad de la señal, integridad de la alimentación y diseño de canales que deben abordarse en una fase temprana del ciclo de diseño.
Las soluciones de diseño y simulación de GDDR de Keysight, hasta GDDR7, le ayudan a identificar y resolver problemas antes del «tape-out» del silicio, lo que reduce las costosas iteraciones de diseño y acelera el tiempo de comercialización.
Gracias a sus completas capacidades de simulación, podrá optimizar el rendimiento del transmisor, el receptor, el encapsulado, la placa de circuito impreso y el canal para cumplir con las exigentes especificaciones de GDDR7.
Dado que la GDDR7 introduce la señalización PAM3 con velocidades de datos duplicadas, garantizar la interoperabilidad de los transmisores exige una validación exhaustiva de la integridad de la señal, incluyendo el rendimiento eléctrico, de sincronización, del diagrama de ojo, de fluctuación, de ecualización y de SNDR, de acuerdo con las especificaciones de JEDEC.
Keysight te ofrece osciloscopios de gran ancho de banda, soluciones de sondas de precisión y técnicas de análisis avanzadas, como la desincrustación y la emulación de ecualización, que te permiten caracterizar con precisión el comportamiento de los dispositivos y acelerar la validación del diseño, desde la fase de desarrollo hasta las pruebas de conformidad.
A medida que los sistemas de memoria GDDR7 elevan el ancho de banda a niveles sin precedentes, la validación del receptor se vuelve fundamental para garantizar una recuperación fiable de la señal PAM3 en condiciones reales de canal.
Un análisis exhaustivo del receptor evalúa la eficacia de la ecualización, la calidad del ojo, la tolerancia al jitter y la integridad de la señal en presencia de pérdidas en el canal, diafonía y ruido. Al combinar técnicas avanzadas de caracterización del receptor con probadores de tasa de error de bits de alto rendimiento, le permitimos optimizar la configuración del receptor, evaluar con precisión los márgenes del sistema y acelerar las pruebas de validación y conformidad.
Las pruebas de interoperabilidad también son obligatorias a nivel de protocolo, al tiempo que aumentan las velocidades de transmisión de datos GDDR. Para garantizar la integridad de los datos, es necesario centrarse en la sincronización y la supervisión de eventos con el fin de capturar y analizar las señales con precisión. Además, evaluar la mejora del rendimiento derivada de la gestión del entrenamiento y la actualización garantiza que el sistema funcione de forma fiable y eficiente. Keysight ofrece soluciones a medida para un análisis rápido y fiable del protocolo GDDR para su diseño.
Soluciones LPDDR de diseño a prueba
Dados los bajos requisitos de consumo energético de los dispositivos móviles, los diseños LPDDR exigen una mayor eficiencia energética. Mediante la simulación, es posible detectar problemas en los diseños LPDDR de bajo voltaje antes de pasar a la fase de prototipado. Diseñe con el software PathWave de Keysight y obtenga información detallada sobre la gestión del voltaje y la integridad de la señal, lo que garantiza una sincronización precisa y una diafonía mínima a velocidades más altas. Los modelos Advanced tienen en cuenta la complejidad de las configuraciones LPDDR para garantizar un rendimiento sólido y la fiabilidad de su diseño.
La tecnología LPDDR6 permite un mayor ancho de banda para la transferencia de datos con una menor potencia. Un osciloscopio con suficiente ancho de banda y la máxima integridad de señal es obligatorio para las pruebas de transmisores. Para garantizar el cumplimiento de la norma JEDEC y minimizar el tiempo de prueba, Keysight ofrece las aplicaciones de automatización de pruebas más completas que trabajan mano a mano con los instrumentos de prueba de mayor velocidad de Keysight.
Las pruebas de los receptores LPDDR6 plantean importantes retos debido a las altas velocidades de transferencia de datos, que estrechan los márgenes y hacen más intrincados el trabajo de diseño y las pruebas. Las herramientas de prueba automatizadas, como los comprobadores de tasa de bits erróneos (BERT), los osciloscopios y el software de conformidad, son esenciales para afrontar estos retos en la capa física, garantizando un tiempo de prueba mínimo, mediciones precisas y el cumplimiento de las especificaciones JEDEC.
Las pruebas de interoperabilidad también son obligatorias a nivel de protocolo mientras aumentan las velocidades de datos LPDDR. Para garantizar la integridad de los datos, hay que centrarse en la temporización y la supervisión de eventos para capturar y analizar las señales con precisión. Además, la evaluación de la mejora del rendimiento a partir de la gestión de la formación y la actualización garantiza que el sistema funcione de forma fiable y eficiente. Keysight ofrece soluciones a medida para un análisis rápido y fiable del protocolo LPDDR para su diseño.
Recursos
¿Necesita ayuda o tiene alguna pregunta?