O que você está procurando?
Memória DDR e LPDDR
A IA de última geração apresenta vários desafios para a tecnologia de memória. O treinamento de modelos de IA requer memória de largura de banda extremamente alta; é necessária baixa latência de memória para aplicativos de inferência. A capacidade de memória grande e dimensionável é imprescindível para lidar com o aumento do tamanho dos modelos.
A Keysight oferece soluções ultrarrápidas e de alta precisão para cada estágio do seu próximo projeto de taxa de dados dupla 5 (DDR5) e taxa de dados dupla 6 (LPDDR6) de baixo consumo - para data centers, eletrônicos de consumo, automóveis e outros sistemas de memória.
Soluções DDR Design-to-Test
Velocidades de rede mais rápidas exigem memória mais rápida. Cada nova versão dos padrões DDR oferece suporte a um acesso mais rápido aos dados armazenados na memória. À medida que as velocidades dos dados atingem 6,4 GT/s com a DDR5, você enfrenta novos desafios de projeto e validação. O projeto e a simulação de sistemas de memória DDR5 ajudam a descobrir problemas antes do tape-out do silício e garantem a boa integridade do sinal de seus projetos. O software de projeto e simulação permite que você otimize seus projetos de transmissor, receptor e canal para obter o melhor desempenho e confiabilidade na velocidade desejada. Podemos ajudá-lo a projetar antecipadamente para resolver problemas de integridade de sinal, garantir a eficiência de energia e permanecer dentro de margens de erro apertadas antes da prototipagem.
Para garantir a interoperabilidade do seu transmissor DDR5 com outros dispositivos, é necessário testá-lo em relação aos padrões de conformidade JEDEC. Ao testar seus dispositivos DDR5, automatize a calibração, a configuração, a execução e a documentação de seus testes de conformidade com hardware e software específicos. O ideal é usar um osciloscópio de alta largura de banda (25 GHz ou mais) com um alto número efetivo de bits, pontas de prova de alta largura de banda projetadas para causar o mínimo de efeitos no sinal medido e placas de interposição para sondagem o mais próximo possível do silício. Junte isso a um software para configuração, execução, avaliação, automação e geração de relatórios de teste.
Para garantir a conformidade com a quinta geração de dispositivos de memória de taxa de dados dupla (DDR5), é necessário realizar uma lista exaustiva de testes de interoperabilidade definidos pelas especificações do JEDEC. O teste de conformidade do receptor da camada física envolve a caracterização do receptor, a calibração de um sinal de estresse usando um osciloscópio de alta largura de banda e testes do receptor do dispositivo com um testador de taxa de erro de bits.
A corrupção de dados é um sintoma comum encontrado durante a validação de projetos DDR5. A causa raiz da corrupção de dados pode ser difícil de determinar. Normalmente, há problemas de integridade de sinal ou funcionais em seus projetos.
Quando os sistemas de memória DDR5 não se comportam como esperado, você precisa de soluções de depuração funcional, análise e validação de conformidade de protocolo que forneçam recursos de captura e análise de traços. Podemos oferecer a você o insight necessário para entender o comportamento do seu sistema e encontrar rapidamente a causa raiz de qualquer problema.
Soluções LPDDR Design-to-Test
Devido aos requisitos de baixo consumo de energia para dispositivos móveis, os designs LPDDR exigem maior eficiência energética. Com a simulação, é possível detectar problemas em seus projetos LPDDR de baixa tensão antes da prototipagem. Projete com o software PathWave da Keysight e obtenha insights sobre o gerenciamento de tensão e a integridade do sinal, garantindo sincronização precisa e crosstalk mínimo em velocidades mais altas. Os modelos IBIS-AMI avançados levam em conta a complexidade das configurações LPDDR para garantir o desempenho robusto e a confiabilidade de seu projeto.
A tecnologia LPDDR6 permite maior largura de banda para transferência de dados com menor consumo de energia. Um osciloscópio com largura de banda suficiente e a mais alta integridade de sinal é obrigatório para o teste do transmissor. Para garantir a conformidade com o padrão JEDEC e minimizar o tempo de teste, a Keysight oferece os aplicativos de automação de teste mais abrangentes que trabalham em conjunto com os instrumentos de teste de mais alta velocidade da Keysight.
O teste de receptores LPDDR6 apresenta desafios significativos devido às taxas de transferência de dados de alta velocidade, que reduzem as margens e tornam o trabalho de design e o teste mais complexos. Ferramentas de teste automatizadas, como testadores de taxa de erro de bit (BERTs), osciloscópios e software de conformidade, são essenciais para enfrentar esses desafios na camada física, garantindo tempo mínimo de teste, medições precisas e conformidade com as especificações JEDEC.
O teste de interoperabilidade também é obrigatório no nível do protocolo, enquanto as velocidades dos dados LPDDR estão aumentando. Para garantir a integridade dos dados, você deve se concentrar no monitoramento de eventos e de tempo para capturar e analisar os sinais com precisão. Além disso, a avaliação da melhoria de desempenho do treinamento e do gerenciamento de atualização garante que o sistema opere de forma confiável e eficiente. A Keysight oferece soluções sob medida para uma análise rápida e confiável do protocolo LPDDR para seu projeto.
Recursos
Deseja ajuda ou tem dúvidas?