Que recherchez-vous ?
Mémoires DDR, GDDR et LPDDR
L'IA de la prochaine génération présente plusieurs défis pour la technologie de la mémoire. L'entraînement des modèles d'IA nécessite une mémoire à très large bande passante ; une faible latence de la mémoire est nécessaire pour les applications d'inférence. Une capacité de mémoire importante et évolutive est indispensable pour faire face à l'augmentation de la taille des modèles.
Keysight vous propose des solutions ultrarapides et de haute précision pour chaque étape de votre prochaine conception DDR6 (Double Data Rate 6), LPDDR6 (Low-Power Double Data Rate 6) et GDDR7 (Graphics Double Data Rate 7), que ce soit pour les centres de données, l'électronique grand public, l'automobile ou d'autres systèmes de mémoire.
Solutions DDR de conception à l'essai
Avec l'arrivée prochaine de la DDR6, vous êtes confrontés à de nouveaux défis en matière de conception et de validation. La simulation des systèmes de mémoire DDR vous aide à détecter les problèmes avant la mise en production des puces et à garantir l'intégrité du signal.
Les logiciels de conception et de simulation de Keysight vous permettent d'optimiser la conception de vos émetteurs, récepteurs et canaux afin d'obtenir les meilleures performances et la meilleure fiabilité à la vitesse souhaitée. Nous pouvons vous accompagner dès le début pour résoudre les problèmes d'intégrité du signal, garantir l'efficacité énergétique et respecter des marges d'erreur strictes avant le prototypage.
Pour garantir l'interopérabilité DDR, une validation par rapport aux normes de conformité JEDEC est nécessaire. Keysight propose des solutions complètes de test des émetteurs DDR, combinant des oscilloscopes à large bande passante, des sondes à faible charge, des technologies d'interposeurs et des logiciels automatisés afin de simplifier la configuration, l'exécution, l'analyse et la génération de rapports des tests. Nous vous offrons un accès anticipé à la caractérisation et à la validation automatisées des émetteurs DDR6, vous aidant ainsi à répondre aux exigences de plus en plus strictes en matière de gigue, de synchronisation, de marge de tension et d’intégrité du signal avant même que la norme DDR6 ne soit finalisée. L’analyse intégrée des diagrammes en œil, de la gigue, de l’égalisation et des marges permet un débogage plus rapide, une exploration plus précoce des solutions et une plus grande confiance dans les performances des émetteurs DDR6.
Pour répondre aux exigences des récepteurs DDR5, une caractérisation précise est nécessaire dans des conditions de signal de plus en plus difficiles. Les tests de récepteurs, conformes aux normes JEDEC, évaluent la fiabilité avec laquelle le dispositif testé est capable de récupérer des données en présence de perturbations de tension, de synchronisation et de signal. Le processus de test associe un oscilloscope à large bande passante, permettant un étalonnage précis du signal d’entrée soumis à des contraintes, à un testeur de taux d’erreur sur les bits afin de générer des conditions de signal contrôlées et d’évaluer les performances du récepteur. En mesurant la sensibilité à la tension et à la gigue, et en validant le fonctionnement à l’aide de tests « stressed-eye » avec les solutions automatisées de Keysight, vous pouvez caractériser efficacement les marges du récepteur, identifier les vulnérabilités et renforcer votre confiance dans l’interopérabilité et la conformité DDR5 de votre conception.
La corruption des données est un symptôme courant rencontré lors de la validation des conceptions DDR5. La cause première de la corruption de données peut être difficile à déterminer. En général, vos conceptions présentent des problèmes d'intégrité du signal ou des problèmes fonctionnels.
Lorsque les systèmes de mémoire DDR5 ne se comportent pas comme prévu, vous avez besoin de solutions de débogage fonctionnel, d'analyse et de validation de la conformité au protocole qui offrent des capacités de capture et d'analyse des traces. Nous pouvons vous offrir les informations nécessaires pour comprendre le comportement de votre système et trouver rapidement la cause première de tout problème.
Solutions de conception et de test GDDR
Les débits de données GDDR7 de 32 Gbs par broche et la modulation PAM3 posent de nouveaux défis en matière d’intégrité du signal, d’intégrité de l’alimentation et de conception des canaux, auxquels il convient de s’attaquer dès les premières étapes du cycle de conception.
Les solutions de conception et de simulation GDDR de Keysight, allant jusqu’à la norme GDDR7, vous aident à identifier et à résoudre les problèmes avant la mise en production de la puce, ce qui réduit les itérations de conception coûteuses et accélère la mise sur le marché.
Grâce à des capacités de simulation complètes, vous pouvez optimiser les performances de l’émetteur, du récepteur, du boîtier, du circuit imprimé et du canal afin de répondre aux spécifications exigeantes de la norme GDDR7.
La GDDR7 introduisant la transmission PAM3 à des débits de données doublés, garantir l'interopérabilité des émetteurs nécessite une validation exhaustive de l'intégrité du signal, notamment en ce qui concerne les performances électriques, de synchronisation, de diagramme en œil, de gigue, d'égalisation et de SNDR, par rapport aux spécifications JEDEC.
Keysight vous accompagne grâce à des oscilloscopes à large bande passante, des solutions de sondage de précision et des techniques d'analyse avancées telles que la désimbrication et l'émulation d'égalisation, qui vous permettent de caractériser avec précision le comportement des composants et d'accélérer la validation de la conception, du développement jusqu'aux tests de conformité.
Alors que les systèmes de mémoire GDDR7 repoussent les limites de la bande passante à des niveaux sans précédent, la validation des récepteurs devient essentielle pour garantir une récupération fiable du signal PAM3 dans des conditions de canal réelles.
Une analyse complète du récepteur permet d'évaluer l'efficacité de l'égalisation, la qualité de l'œil, la tolérance à la gigue et l'intégrité du signal en présence de pertes de canal, de diaphonie et de bruit. En combinant des techniques avancées de caractérisation des récepteurs avec des testeurs de taux d'erreur binaire haute performance, nous vous permettons d'optimiser les paramètres du récepteur, d'évaluer avec précision les marges du système et d'accélérer les tests de validation et de conformité.
Les tests d'interopérabilité sont également obligatoires au niveau du protocole, alors que les débits de données GDDR ne cessent d'augmenter. Pour garantir l'intégrité des données, vous devez vous concentrer sur la synchronisation et la surveillance des événements afin de capturer et d'analyser les signaux avec précision. De plus, l'évaluation des gains de performances issus de la gestion de l'apprentissage et de l'actualisation garantit un fonctionnement fiable et efficace du système. Keysight propose des solutions sur mesure pour une analyse rapide et fiable du protocole GDDR dans le cadre de votre conception.
Solutions de conception à l'essai pour LPDDR
Compte tenu des faibles exigences en matière de consommation d'énergie des appareils mobiles, les conceptions LPDDR doivent offrir un meilleur rendement énergétique. La simulation vous permet de détecter les problèmes dans vos conceptions LPDDR à basse tension avant même de passer au prototypage. Concevez vos circuits à l'aide du logiciel PathWave de Keysight et obtenez des informations précieuses sur la gestion de la tension et l'intégrité du signal, garantissant ainsi une synchronisation précise et une diaphonie minimale à des vitesses élevées. Les modèles Advanced prennent en compte la complexité des configurations LPDDR afin d'assurer des performances robustes et la fiabilité de votre conception.
La technologie LPDDR6 permet d'augmenter la bande passante pour le transfert de données tout en réduisant la consommation d'énergie. Un oscilloscope doté d'une bande passante suffisante et d'une intégrité de signal optimale est indispensable pour tester les émetteurs. Pour garantir la conformité à la norme JEDEC et minimiser la durée des tests, Keysight propose les applications d'automatisation des tests les plus complètes, qui fonctionnent main dans la main avec les instruments de test les plus rapides de Keysight.
Le test des récepteurs LPDDR6 pose des défis importants en raison des taux de transfert de données élevés, qui réduisent les marges et rendent le travail de conception et les tests plus complexes. Les outils de test automatisés tels que les testeurs de taux d'erreur sur les bits (BERT), les oscilloscopes et les logiciels de conformité sont essentiels pour relever ces défis au niveau de la couche physique, en garantissant une durée de test minimale, des mesures précises et la conformité aux spécifications JEDEC.
Les tests d'interopérabilité sont également obligatoires au niveau du protocole alors que les vitesses des données LPDDR augmentent. Pour garantir l'intégrité des données, vous devez vous concentrer sur la synchronisation et la surveillance des événements afin de capturer et d'analyser les signaux avec précision. En outre, l'évaluation de l'amélioration des performances grâce à la formation et à la gestion des rafraîchissements garantit un fonctionnement fiable et efficace du système. Keysight propose des solutions adaptées à l'analyse rapide et fiable du protocole LPDDR pour votre conception.
Ressources
Vous avez besoin d'aide ou vous avez des questions ?