AI 運算
測試 AI 晶片和高速數位設計。
加速 AI 半導體測試和高速數位設計
掌握適用於 AI 的半導體和高速數位 (HSD) 設計的未來。透過針對 AI 資料中心最佳化的進階設計、除錯和法規遵循工具，設計和測試 AI 晶片、排除尖端設計的故障，並符合或超越最新的 PCIe、DDR 和 CXL 標準。
提升您在人工智慧運算領域的知識
最佳化和擴展 AI 資料中心的 5 個策略
AI 正在改變各行各業並推動創新。這表示 網路架構師必須管理不斷增長的資料中心需求 — 包括獨特的流量模式、動態工作負載和持續的效能壓力。
閱讀此電子書，探索五種最佳化 AI 資料中心效能以適用於現代應用的實用解決方案。
透過協同設計工程加速 AI 創新
由於複雜性、成本和功耗等技術和經濟障礙，設計 AI 晶片變得越來越困難。閱讀本電子書，了解如何在晶片設計、6G 研究、電源傳輸和工程生命週期管理等方面加速 AI 晶片開發。
PCIe® 標準和測試要求的演進
資料中心面臨著實現更快速度的日益增長的需求，而 AI 正在加速這種需求。隨著乙太網路速度突破 800GE，PCIe® 6.0，即最新一代的 Peripheral Component Interconnect Express® (PCIe®) 標準，正在加速資料中心的創新。
數位設計與互連標準
當數位訊號達到 Gigabit 速度時，「不可預測性」成為常態。而談到數位標準，每一代新技術和技術進步都會為您帶來新的障礙。探索用於模擬、測量和合規性的工具，以克服 Gigabit 數位設計的挑戰。
設計與測試 AI 晶片與半導體
加速設計週期、預測法規遵循挑戰、最佳化電子效能，並更快推出市場領先的創新產品。
疑難排解經 AI 優化的高速數位設計
搭配精準高效能儀器，減少設計迭代、測試 AI 半導體，並分析印刷電路板 (PCB) 效能。
符合或超越最新的 AI 網路標準
透過自動化測試解決方案，簡化並加速領先 AI 資料中心標準（包括 PCIe®、CXL 和 DDR）的法規遵循測試。
使用 Keysight 測試 AI 晶片並偵錯高速數位設計
透過無與倫比的訊號完整性，除錯 AI 就緒設計
透過 Keysight UXR B 系列示波器，縮短原型設計週期、加速產品上市時間，並提升資料中心基礎設施可靠性。搭配最高的訊號完整性量測，針對實體層效能進行故障排除，以為未來的 AI 資料中心建構高速裝置。
確保符合下一代 AI 運算標準
使用 Keysight 誤碼率測試儀 (BERT) 特性分析適用於 AI 資料中心網路的接收器和伺服器介面。透過不妥協的訊號完整性、NRZ / PAM4 / PAM6 / PAM8 支援，以及高達 120 Gbaud 的資料速率，改善 1.6T 和尖端應用的路徑探索。
加速設計開發，達到 160 Gbaud 及更高速度
Keysight 任意波形產生器 (AWG) 提供所需的速度、頻寬和精密度，可滿足 AI 半導體測試和 AI 資料中心部署的需求。測試高密度通訊、特性化設計效能，並將裝置推向極限。
取得清晰精確的 PCIe® 鏈路流量視圖
在 PCIe® 系統上執行深度協定分析，提供無與倫比的訊號完整性。Keysight 的 PCIe 協定分析儀可模擬並視覺化資料流量，精確找出問題，以驗證主機和端點是否符合 AI 資料中心就緒要求 — 所有這些都採用可插拔、免纜線的外形尺寸，以便快速校驗。
透過 EDA 產品簡化設計工作流程
透過 Keysight 電子設計自動化 (EDA) 產品，簡化整個設計週期中的多領域洞察。藉由設計範本、元件庫、強固模型和精確模擬，預測設計挑戰、模擬 AI 晶片和半導體模型，並推出搶先上市的產品。
PCIe® 7 之路
您準備好迎接資料傳輸的未來了嗎？PCIe® 7 和 CXL 為 AI 和機器學習等高效能應用提供更快的資料傳輸速率。PAM4 32 Gbaud 訊號等新技術，相較於舊的 NRZ 技術是一大躍進，這需要嚴格的容差、不斷演進的規格和新的元件模型。
在此網路研討會中，您將了解設計這些標準所面臨的挑戰，並探索如何使用實作方法 (MOI) 工作流程，透過模擬驅動的相符性解決方案來驗證相符性測試。
進一步了解 AI 運算
常見問題：AI 運算
現代資料中心採用複雜的晶片組建置，具有嚴格的時序裕度與龐大的傳輸量需求。先進的半導體測試工具 — 例如 Keysight 的 任意波形產生器 (AWG)、高效能示波器和接收器測試軟體 — 可提供精密的訊號產生與分析，以確保可靠的高速功能。這些工具可協助偵測記憶體和 I/O 子系統中的抖動、訊號衰減和訊號品質。對於為 AI 運算、儲存、網路和虛擬化等工作負載建置客製化晶片的超大規模業者而言，這些測試解決方案可加速認證並減少部署後的系統層級問題。最終，強化的驗證意味著現場故障減少，並可提高資料中心服務的正常運作時間。
資料中心晶片開發需要快速的週期和高產量。縮短測試時間和成本取決於智慧測試覆蓋率、自動化設備的有效利用，以及設計階段早期的穩健模擬。Keysight 的 EDA 軟體套件 — 包括 SIPro（訊號完整性分析）和 System Design 等工具 — 讓工程師能在投片前模擬並驗證高速通道。在實驗室中，BERT 和 即時相符性示波器 等儀器可簡化 PCIe / CXL 和記憶體介面的相符性測試與除錯，從而減少昂貴的返工並加速部署時間。
資料中心運算系統的驗證需要結合實體層量測、協定相符性資料和環境壓力資料。測試工程師會從 BERTs、示波器和 AWGs 等設備中收集即時效能指標，例如位元錯誤率、眼圖、TDECQ、抖動容忍度和通道邊限。此外，Keysight 的 PHY Designer 或 RF Circuit Simulation Professional 等工具的模擬資料也用於驗證最差情況下的行為。這些資料對於確保伺服器晶片、記憶體模組和互連在超大規模環境中，能以可靠的規模和嚴苛的工作負載下運作至關重要。
隨著資料中心 AI 運算設計推升頻寬極限並縮減功率裕度，工程師面臨訊號完整性、協定相容性和熱穩定性方面的挑戰。測試小晶片、堆疊記憶體和客製化 I/O 路徑（通常跨越多個電壓域）需要精密的工具和深入的協定可視性。將高速驗證整合到工作流程中，同時不影響良率或上市時間也相當困難。Keysight 的 設計資料與 IP 資料管理 等工具可協助追蹤測試覆蓋率，而 協定分析儀 和 進階模擬套件 則能減少後期意外。確保測試設定在 PCIe 6.0 和 CXL 3.0 等不斷演進的互連標準中具有可擴展性，是持續關注的議題。
需要協助或有疑問嗎？