Calcolo dell'intelligenza artificiale

Man mano che i data center scalano per supportare una crescita esponenziale del traffico, l'infrastruttura di calcolo dell'intelligenza artificiale su cui si basano, comprese CPU, GPU, acceleratori e interfacce di memoria, richiede test più rigorosi. La convalida deve ora riguardare le interfacce digitali ad altissima velocità come PCIe, CXL, DDR e HBM, che sono fondamentali per le prestazioni dei moderni data center. I test sui semiconduttori si stanno evolvendo con strumenti avanzati come gli oscilloscopi di conformità in tempo reale, gli analizzatori di protocollo e i BERT di Keysight per convalidare l'integrità e la conformità del livello fisico in condizioni di stress a livello di data center. I test hanno ora come priorità l'integrità del segnale, le prestazioni, l'efficienza energetica e l'affidabilità dei server densi e delle implementazioni di silicio personalizzate.

I moderni data center si basano su chipset complessi con margini temporali ristretti e requisiti di throughput elevati. Gli strumenti Advanced per il collaudo Advanced — come gli AWG, gli oscilloscopi ad alte prestazioni e il software di collaudo dei ricevitori di Keysight — garantiscono una generazione e un'analisi precise dei segnali per assicurare prestazioni affidabili ad alta velocità. Questi strumenti aiutano a rilevare il jitter, il degrado del segnale e la qualità del segnale nei sottosistemi di memoria e I/O. Per gli hyperscaler che realizzano chip personalizzati per carichi di lavoro quali elaborazione AI, archiviazione, networking e virtualizzazione, queste soluzioni di test accelerano la qualificazione e riducono i problemi a livello di sistema dopo l’implementazione. In definitiva, una validazione migliorata comporta un minor numero di guasti sul campo e un tempo di attività ottimizzato per i servizi dei data center.

Lo sviluppo di chip per data center richiede cicli rapidi e volumi elevati. La riduzione dei tempi e dei costi di test dipende da una copertura di test intelligente, dall'uso efficiente di apparecchiature automatizzate e da una simulazione robusta già nella fase di progettazione. I pacchetti EDA di Keysight, che comprendono strumenti come SIPro (analisi dell'integrità del segnale) e System Design, consentono agli ingegneri di simulare e convalidare i canali ad alta velocità prima del tape-out. Sul banco di prova, strumenti come i BERT e gli oscilloscopi di conformità in tempo reale semplificano la conformità e il debug delle interfacce PCIe/CXL e di memoria, riducendo le costose rielaborazioni e accelerando il time-to-deployment.

La convalida dei sistemi di calcolo dei data center richiede un mix di misure di livello fisico, dati di conformità del protocollo e dati di stress ambientale. Gli ingegneri addetti ai test raccolgono metriche sulle prestazioni in tempo reale, come tassi di errore di bit, diagrammi a occhio, TDECQ, tolleranza al jitter e marginazione di corsia da apparecchiature come BERT, oscilloscopi e AWG. Inoltre, i dati di simulazione provenienti da strumenti come PHY Designer o RF Circuit Simulation Professional di Keysight vengono utilizzati per verificare il comportamento nelle condizioni peggiori. Questi dati sono fondamentali per garantire che i chip dei server, i moduli di memoria e le interconnessioni funzionino in modo affidabile su scala e con i carichi di lavoro impegnativi tipici degli ambienti hyperscale.

Mentre i progetti di calcolo AI dei data center spingono i limiti di larghezza di banda e riducono i margini di potenza, gli ingegneri devono affrontare sfide di integrità del segnale, conformità del protocollo e stabilità termica. La verifica di chiplet, memorie impilate e percorsi di I/O personalizzati, spesso su più domini di tensione, richiede strumenti precisi e una profonda visibilità dei protocolli. È difficile anche integrare la convalida ad alta velocità nei flussi di lavoro senza interrompere la resa o il time-to-market. Strumenti come Design Data e IP Data Management di Keysight aiutano a monitorare la copertura dei test, mentre gli analizzatori di protocollo e le suite di simulazione avanzate riducono le sorprese dell'ultima fase. Garantire la scalabilità delle configurazioni di test per gli standard di interconnessione in evoluzione, come PCIe 6.0 e CXL 3.0, è un problema costante.

Le tendenze principali includono l'aumento delle architetture componibili e disaggregate, l'adozione di progetti basati su chiplet e il silicio personalizzato per l'ottimizzazione della potenza. Le migliori pratiche per testare l'AI compute dei data center includono l'inizio della simulazione (utilizzando strumenti EDA come SIPro), l'utilizzo dell'automazione dei test di conformità su oscilloscopi e BERT in tempo reale e la correlazione dei risultati a livello di bench con le prestazioni a livello di sistema. Gli iperscaler stanno sempre più portando i test all'interno dell'azienda per ottenere un maggiore controllo e un'iterazione più rapida, utilizzando piattaforme di convalida integrate che combinano livelli fisici, di protocollo e di gestione dei dati per offrire un calcolo AI più veloce e affidabile su scala.