静電容量式電気的構造試験を用いたワイヤボンディング欠陥の検出方法

ウェブ見積
電気構造試験装置
+ 電気的構造テスター
電気構造試験装置
+ 電気的構造テスター

高速静電容量式試験によるスクリーン・ワイヤボンディングの欠陥検査

ワイヤボンディング検査では、組立工程後に半導体デバイスの信頼性を損なう可能性のある物理的な変形を特定する必要があります。検査ワークフローでは、機能試験の前にすべてのパッケージ済みデバイスを確実にスクリーニングしつつ、ニアショート、ワイヤのたるみ、ワイヤのスイープ、ワイヤの浮き、ワイヤの欠落や過剰といった欠陥を検出する必要があります。

検査プロセスでは、各デバイスを電気的にスクリーニングし、ワイヤボンディングの変形に起因する構造上の異常を特定します。信頼性の高いスクリーニングを実現するには、非破壊測定、自動限界値設定、統計的異常値検出、および高スループット試験が不可欠であり、これらによって量産規模の半導体製造を支えつつ、欠陥検出率とスクリーニング効率を向上させることができます。

ワイヤボンディングのスクリーニングのための高速電気的構造試験

キーサイトの電気的構造テスターは、nVTEP（Vectorless Test Enhanced Performance）技術を採用し、静電容量センシングを通じてワイヤボンディングの変形を電気的に検出します。被測定ピンを除くすべてのピンを接地した状態で静電容量結合の変化を測定することにより、このソリューションは、ニアショート、ワイヤのたるみ、ワイヤのスイープ、ワイヤの浮き、余分なワイヤや欠落したワイヤ、断線などの構造的欠陥を特定します。 最大20箇所の並列テストに対応し、1箇所あたりのテスト時間は最短0.9秒です。また、自動リミット設定、統計的異常値検出、および自動ハンドラーとのシームレスな統合により、半導体製造における効率的で再現性が高く、高スループットなインラインスクリーニングを実現します。
ウェブ見積

nVTEPセンサープレートおよび並列テストアーキテクチャを備えたS8050 ESTのブロック図を参照してください

静電容量式電気的構造試験を用いたワイヤボンディング欠陥の検出方法

ワイヤボンディング検出製品をご覧ください

関連するユースケース

インサーキットテスト（ICT）システムを用いたフラッシュプログラミングの実施方法

インシステムプログラミング（ISP）をICTテストシステムに統合するには、ターゲットデバイスと通信するための必要なハードウェアインターフェースとソフトウェアツールが必要です。ICT向け統合ISPソリューションが、製造およびテストプロセスの効率と柔軟性をどのように向上させるかをご覧ください。

詳細はこちら

ICTにおけるネットワークパラメータ測定の実施方法

インサーキット・テスト・システムにおいて、ネットワークパラメータの測定値を用いて、コネクタの電源ピンおよびグランドピンにおける開路を検出します。

詳細はこちら

i7090の給電能力を拡張する方法

GPリレーとモジュラー式電源の統合により、i7090インサーキット・テスト・システムの給電能力を拡張し、最大20枚の基板に対応できるようにする。

詳細はこちら

お問い合わせ ロゴ

当社のエキスパートにお問い合わせください。

所望のソリューションを見つけるのにお困りですか？

お問い合わせ