Choose a country or area to see content specific to your location
確認您的國家或地區
中國臺灣
請確認
確認您的國家/地區，以存取相關定價、特別優惠、活動和聯絡資訊。
在實驗室中使用後處理頻譜管理軟體精確定位干擾。
請使用此選配工具，快速找出最符合您航太與國防自動測試設備（ATE）需求的電源供應器。
3D Interconnect Designer 為任何先進的互連結構（包括微晶片、堆疊晶片、封裝及印刷電路板）提供靈活的建模與優化環境。
透過以舊換新，以更低的成本獲得更快速的數位驗證服務。
模擬資料中心基礎設施的每個部分。模擬一切。最佳化所有。
運用 25 款以上的 X 系列應用程式，針對無線通訊、航太/國防、電磁干擾（EMI）及相位噪聲等領域的訊號進行分析、解調與故障排除。
這些強化型 NPB 具備額外的記憶體和儲存空間，可執行 Keysight 的 AI 安全性和效能監控軟體以及 AI 堆疊。
透過專為現代製造設計的強大線上和離線 ICT，實現快速、準確的電路板級測試。
探索精選的支援計畫，這些計畫經過優先排序，旨在讓您快速創新。
博覽工程師知識庫以勤學不輟
Keysight Learn 提供有關感興趣主題的沉浸式內容，包括解決方案、部落格、活動等。
追蹤。探索。個人化。 盡在一處。
全年無休的自助服務入口網站
更多的產品支援資訊
更多可協助您加速創新的是德科技服務
在本課程中，我們將探討必要的 DDR4 量測，並為從 DDR4 轉向 DDR5 的設計人員提供建議。
學習：
第 1 課 - 簡介 - DDR4 和 DDR5 記憶體
介紹 DDR4 和 DDR5 記憶體標準、主要差異，以及 DDR5 的優點，例如其增加的頻寬和電源效率。
第 2 課 - DDR 概觀
概述 DDR 記憶體架構及其元件，以及資料如何在記憶體控制器和記憶體模組之間傳輸。
課程 3 - 新型 DDR4 量測
了解為確保符合 DDR4 標準所必需的新的 DDR4 量測項目。
第 4 課 — DDR5 的變革
檢閱 DDR5 標準與 DDR4 相比的關鍵變更，包括時脈速率和頻寬的增加，以及晶粒終端電阻 (ODT)。
第 5 課 - 摘要 - DDR4 和 DDR5 記憶體
總結課程的重點，並簡要概述 DDR 記憶體的未來發展。
應用說明
DDR4 位元錯誤率量測
從歷史上看，DDR（雙倍資料速率）在定義其時序規格時，都假設位元錯誤率 (BER) 為零。雖然位元錯誤率為零在統計上是不可能的，但時序預算有足夠的餘裕來證明規格和量測方法的合理性。隨著每一代 DDR 同步動態隨機存取記憶體 (SDRAM) 的發展，速度不斷提高，封裝尺寸和功耗則不斷降低。（請參閱表 1）。這些改進也帶來了設計餘裕減少、訊號完整性和互通性方面的額外挑戰。最新的 DDR 技術提供 3.2Gb/s 或更高的資料速率。現在，每一皮秒都至關重要，可能決定位元通過或失敗。
產品手冊
DDR4 功能/協定除錯與分析參考解決方案
當 DDR4 記憶體系統未按預期運作時，Keysight 的 DDR4 功能/協定除錯與分析解決方案可提供追蹤擷取和分析功能，協助您深入瞭解系統行為，並找出系統問題的根本原因。
型錄
高效能數位產品
現今的企業和消費性產品正在推動對更快處理速度和更低功耗的需求，並將您的設計裕度推向極限。消費性技術、通訊基礎設施、資料中心、純科學、電子戰和量子運算正在推動量測極限。
如何測試DDR5發射器合規性
執行廣泛的符合性測試，以符合 JEDEC 標準
尋找感興趣的產品?
