Notas de aplicación

Mediciones de la tasa de errores de bits de DDR4

Históricamente, la DDR (doble velocidad de transmisión de datos) ha definido sus especificaciones de temporización con la creencia de una tasa de error binario (BER) cero. Aunque estadísticamente no es posible conseguir una tasa de error binario cero, los presupuestos de temporización tenían margen suficiente para justificar el método de especificación y medición. Con cada generación de memoria dinámica síncrona de acceso aleatorio (SDRAM) DDR, aumentan las velocidades, disminuye el tamaño de los paquetes y se reduce el consumo de energía. (Véase la Tabla 1). Estas mejoras conllevan nuevos retos, como la reducción de los márgenes de diseño, la integridad de la señal y la interoperabilidad. La última tecnología DDR ofrece velocidades de datos de 3,2 Gb/s o superiores. Cada picosegundo es ahora importante y puede marcar la diferencia entre los bits que pasan y los que fallan.

Folletos

Solución de referencia para análisis y depuración funcional/de protocolos de DDR4

Cuando los sistemas de memoria DDR4 no se comportan según lo esperado, la solución de depuración y análisis funcional/de protocolo DDR4 de Keysight proporciona captura y análisis de trazas, lo que permite la comprensión necesaria para entender el comportamiento del sistema y llegar a la causa raíz de los problemas del sistema.

Catálogos

Productos digitales de alto rendimiento

Los productos empresariales y de consumo actuales exigen un procesamiento más rápido con un menor consumo de energía y llevan al extremo los márgenes de diseño. Las tecnologías de consumo, las infraestructuras de comunicación, los centros de datos, la ciencia pura, la guerra electrónica y la informática cuántica están impulsando los límites de medición.