Notes d'application
Mesures du taux d'erreur binaire de la DDR4
Historiquement, le DDR (double débit de données) a défini ses spécifications temporelles en se basant sur un taux d'erreur binaire (BER) nul. Bien qu'un taux d'erreur binaire nul soit statistiquement impossible, les budgets de synchronisation disposaient d'une marge suffisante pour justifier la méthode de spécification et de mesure. Avec chaque génération de mémoire vive dynamique synchrone DDR (SDRAM), les vitesses augmentent, la taille des boîtiers diminue et la consommation d'énergie baisse. (voir tableau 1). Ces améliorations s'accompagnent de défis supplémentaires en termes de réduction des marges de conception, d'intégrité des signaux et d'interopérabilité. La dernière technologie DDR offre des débits de données de 3,2 Gb/s ou plus. Chaque picoseconde compte désormais et peut faire la différence entre des bits réussis et des bits ratés.