PCI Express® 與 Compute Express Link
- 設計與模擬
- 發射器測試
- 接收器測試
- 互連測試
- 協定測試
縮短產品上市時間，同時將重新設計的風險降至最低。透過高效能的模擬工具，管理日益增加的設計複雜度並控制高昂的原型設計成本。
電源和訊號完整性分析
設定複雜的訊號，具備所需的速度、頻寬、精準度和彈性，以因應下一代 AI 資料中心部署的挑戰。
AMI 模型建立
加速產生用於發射器和接收器的 PCIe 演算法模型介面。
透過自動化發射器相符性測試和深入的設計驗證，加速產品上市時程，確保您的硬體完全符合 PCI-SIG 標準。
對高達 PCIe® 7 的發射器符合性測試進行除錯並實現自動化。
加速阻抗不連續性的偵測。
偵錯並特性化您的 PCIe® 5.0 和 6.0 設計的鎖相迴路頻寬和峰化。
偵錯並自動化 PCIe® 5.0 發射器一致性測試。
偵錯並自動化 PCIe® 5.0 發射器一致性測試。
透過自動化接收器一致性測試和深入的設計驗證，加速產品上市時間，確保您的硬體完全符合 PCI-SIG 標準。
將 PCIe® 7.0 ASIC 的干擾信號校正與符合性測試自動化。
自動化 PCIe® 6.0 ASIC 的壓力訊號校準和一致性測試。
對 PCIe® 6.0 CEM 附加卡和系統的符合性測試進行除錯並實現自動化。
PCIe® 5.0 基礎接收器測試
自動化 PCIe® 5.0 ASIC 的壓力訊號校準與相容性測試。
對 PCIe® 5.0 CEM 附加卡和系統進行除錯並自動化相容性測試。
對 PCIe® 5.0 M.2 裝置和主機進行除錯並自動化相容性測試。
PCIe® 4.0 基本接收器測試
自動化 PCIe® 4.0 ASIC 的壓力訊號校準與相容性測試。
對 PCIe® 4.0 CEM 附加卡和系統進行除錯，並自動化一致性測試。
訊號完整性量測
最多 4 個連接埠的向量網路分析
執行高達 53 GHz 的快速即時分析。
搭配 TDR 的增強型時域分析
執行被動元件的完整元件特性分析。
多連接埠向量網路分析
透過深入的協定洞察、更快的根本原因分析以及在開發各階段的信心，加速 PCIe 和 CXL 設計驗證與除錯。
PCIe® 和 CXL 協定分析儀
透過深入的協定洞察和無與倫比的訊號完整性，更快地除錯您的設計。
自動化 PCIe® 和 CXL 流量分析與一致性測試。
PCIe® 和 CXL 協定激勵器
產生高達 64 GT/s 的真實流量，並模擬為主機系統。
自動化 PCIe® 和 CXL 流量分析與一致性測試。
PCIe® 和 CXL 協定測試背板
透過穩定的無纜線背板進行測試，以實現無與倫比的訊號完整性。
PCIe® 和 CXL 使用案例
深入瞭解 PCIe® 和 CXL 解決方案
PCIe® 與 CXL 解決方案常見問題
PCIe 6.0 導入了 PAM4 訊號傳輸和基於 FLIT（流量控制單元）的編碼，為發射器分析、接收器校準、等化和協定除錯帶來了新的挑戰。
PCIe 7.0 再次將傳輸量倍增至 128 GT/s，支援新一代 AI 加速器、資料中心基礎設施和高效能運算系統。驗證有助於確保在這些極速下的互通性和系統可靠性。
透過使用來自單一供應商環境的完整測試工作流程，涵蓋模擬、特性分析、協定分析、一致性測試和接收器驗證。
CXL 是一種開放式互連技術，基於 PCIe 實體層建構，可實現 CPU、加速器、記憶體裝置、GPU 和其他系統元件之間的一致性通訊。
CXL 使用與 PCIe 相同的實體連接器和電氣介面。在連結初始化期間，裝置可以協商是以 PCIe 模式還是 CXL 模式運作。
儘管 CXL 共用 PCIe 實體層，但它引入了新的協定、同調機制、記憶體語義和架構，需要專門的驗證和除錯功能。
主要挑戰包括：
- 記憶體同調性驗證
- 架構管理測試
- 記憶體池化驗證
- 供應商之間的互通性
- 跨複雜系統架構的協定一致性
記憶體池化允許多個主機或加速器動態共享記憶體資源，從而提高人工智慧和雲端資料中心環境中的利用率和擴充性。
CXL 實現了記憶體擴充、記憶體共享和解構式架構，有助於解決日益增長的記憶體和頻寬需求，以滿足人工智慧訓練和推論工作負載。
尋找：
- 支援目前的 CXL 規範
- 分析儀和激勵器功能
- 流量產生和錯誤注入
- 一致性驗證
- 記憶體協定分析與 PCIe 協定除錯工作流程整合
是的。Keysight 提供整合式協定分析儀、激勵器、軟體和實體層測試解決方案，協助工程師在整個開發生命週期中驗證 PCIe 和 CXL 設計。
讓我們解決未來挑戰。
預約與我們的專家進行會議或產品示範