Verkürzen Sie die Markteinführungszeit und minimieren Sie gleichzeitig das Risiko von Neuentwicklungen. Bewältigen Sie die steigende Designkomplexität und kontrollieren Sie hohe Prototyping-Kosten mit effizienten Hochleistungs-Simulationstools.
Richten Sie komplexe Signale mit der Geschwindigkeit, Bandbreite, Präzision und Flexibilität ein, um den Herausforderungen von KI-Rechenzentrums-Implementierungen der nächsten Generation gerecht zu werden.
Beschleunigen Sie die Generierung von algorithmischen PCIe-Modellierungsschnittstellen für Sender und Empfänger.
Beschleunigen Sie die Markteinführung mit automatisierten Konformitätstests für Sender und einer detaillierten Designvalidierung, die sicherstellt, dass Ihre Hardware den PCI-SIG-Standards vollständig entspricht.
Beschleunigen Sie die Markteinführung mit automatisierten Empfänger-Konformitätstests und einer umfassenden Designvalidierung, um sicherzustellen, dass Ihre Hardware den PCI-SIG-Standards vollständig entspricht.
Beschleunigen Sie die Validierung und das Debugging von PCIe- und CXL-Designs mit tiefgreifenden Protokolleinblicken, schnellerer Ursachenanalyse und Vertrauen in jeder Entwicklungsphase.
PCIe 6.0 führte die PAM4-Signalisierung und FLIT-basierte (Flow Control Unit) Kodierung ein, was neue Herausforderungen für die Senderanalyse, Empfängerkalibrierung, Entzerrung und das Protokoll-Debugging mit sich bringt.
PCIe 7.0 verdoppelt den Durchsatz erneut auf 128 GT/s und unterstützt damit KI-Beschleuniger der nächsten Generation, Rechenzentrumsinfrastrukturen und Hochleistungsrechnersysteme. Die Validierung trägt dazu bei, die Interoperabilität und Systemzuverlässigkeit bei diesen extremen Geschwindigkeiten zu gewährleisten.
Durch den Einsatz eines vollständigen Test-Workflows, der Simulation, Charakterisierung, Protokollanalyse, Konformitätstests und Empfängervalidierung aus einer einzigen Anbieterumgebung umfasst.
CXL ist eine offene Interconnect-Technologie, die auf der physikalischen PCIe-Schicht aufbaut und eine kohärente Kommunikation zwischen CPUs, Beschleunigern, Speichergeräten, GPUs und anderen Systemkomponenten ermöglicht.
CXL verwendet denselben physischen Stecker und dieselbe elektrische Schnittstelle wie PCIe. Während der Link-Initialisierung können Geräte aushandeln, ob sie im PCIe-Modus oder im CXL-Modus betrieben werden sollen.
Obwohl CXL die physikalische Schicht von PCIe nutzt, führt es neue Protokolle, Kohärenzmechanismen, Speichermodelle und Fabric-Architekturen ein, die spezielle Validierungs- und Debugging-Funktionen erfordern.
Zu den wichtigsten Herausforderungen zählen:
Memory Pooling ermöglicht es mehreren Hosts oder Beschleunigern, Speicherressourcen dynamisch zu teilen, wodurch die Auslastung und Skalierbarkeit in KI- und Cloud-Rechenzentrumsumgebungen verbessert wird.
CXL ermöglicht Speichererweiterung, Speicheraustausch und disaggregierte Architekturen, die dazu beitragen, den wachsenden Anforderungen an Speicher und Bandbreite für KI-Trainings- und Inferenz-Workloads gerecht zu werden.
Achten Sie auf:
Ja. Keysight bietet integrierte Protokollanalysatoren, Exerciser, Software und Testlösungen für die physikalische Schicht, die Ingenieure bei der Validierung von PCIe- und CXL-Designs über den gesamten Entwicklungszyklus hinweg unterstützen.
Können wir Ihnen behilflich sein?