PCI Express®およびCompute Express Link
- 設計およびシミュレーション
- 送信機テスト
- レシーバーテスト
- インターコネクトテスト
- プロトコルテスト
再設計のリスクを最小限に抑えながら、市場投入までの時間を短縮します。効率的な高性能シミュレーションツールにより、増大する設計の複雑さを管理し、高いプロトタイピングコストを抑制します。
パワーインテグリティおよびシグナルインテグリティ解析
次世代AIデータセンターの導入が抱える課題に対応するため、速度、帯域幅、精度、柔軟性を備えた複雑な信号を設定します。
AMIモデル作成
トランスミッターおよびレシーバー用のPCIeアルゴリズムモデリングインターフェースの生成を加速
自動化されたトランスミッタ・コンプライアンス・テストと詳細な設計検証により、市場投入までの時間を短縮し、ハードウェアがPCI-SIG規格に完全に準拠していることを保証します。
PCIe® 7までの送信機コンプライアンス・テストのデバッグおよび自動化。
インピーダンス不連続性の検出を加速します。
PCIe® 5.0および6.0設計のフェーズロックループ帯域幅とピーキングをデバッグおよび特性評価します。
PCIe® 5.0トランスミッタ・コンプライアンス・テストをデバッグおよび自動化します。
PCIe® 5.0トランスミッタ・コンプライアンス・テストをデバッグおよび自動化します。
自動化されたレシーバ・コンプライアンス・テストと詳細な設計検証により、市場投入までの時間を短縮し、ハードウェアがPCI-SIG規格に完全に準拠していることを保証します。
PCIe® 7.0 ASICのストレス信号のキャリブレーションおよびコンプライアンス試験を自動化します。
PCIe® 6.0 ASICのストレス信号キャリブレーションとコンプライアンス・テストを自動化します。
PCIe® 6.0 CEM アドインカードおよびシステムのコンプライアンス試験のデバッグと自動化を行います。
PCIe® 5.0 ベースレシーバーテスト
PCIe® 5.0 ASICのストレス信号キャリブレーションとコンプライアンス試験を自動化します。
PCIe® 5.0 CEMアドインカードおよびシステムのデバッグとコンプライアンス試験を自動化します。
PCIe® 5.0 M.2デバイスおよびホストのデバッグとコンプライアンス試験を自動化します。
PCIe® 4.0 ベースレシーバーテスト
PCIe® 4.0 ASICのストレス信号キャリブレーションとコンプライアンス試験を自動化します。
PCIe® 4.0 CEMアドインカードおよびシステムのデバッグとコンプライアンス試験を自動化します。
シグナルインテグリティ測定
最大4ポートのベクトルネットワーク解析
最大53 GHzの高速リアルタイム解析を実行します。
TDRによる強化された時間領域解析
受動部品の完全なデバイス特性評価を実行します。
マルチポートベクトルネットワーク解析
深いプロトコルインサイト、より迅速な根本原因解析、および開発のあらゆる段階での確信により、PCIeおよびCXLの設計検証とデバッグを加速します。
PCIe®およびCXLプロトコルアナライザ
詳細なプロトコル解析機能と比類のないシグナルインテグリティにより、設計のデバッグを高速化します。
PCIe®およびCXLトラフィック解析とコンプライアンス・テストを自動化します。
PCIe®およびCXLプロトコルエクササイザ
最大64 GT/sの現実的なトラフィックを生成し、ホストシステムとしてエミュレートします。
PCIe®およびCXLトラフィック解析とコンプライアンス・テストを自動化します。
PCIe®およびCXLプロトコルテスト用バックプレーン
安定したケーブル不要のバックプレーンでテストし、比類のないシグナルインテグリティを実現します。
PCIe®およびCXLユースケース
PCIe®およびCXLソリューションの詳細はこちら
PCIe®およびCXLソリューションに関するFAQ
PCIe 6.0では、PAM4シグナリングとFLITベース（フロー制御ユニット）エンコーディングが導入され、トランスミッター解析、レシーバー校正、イコライゼーション、プロトコル・デバッグに新たな課題が生じています。
PCIe 7.0は、スループットを再び倍増させ128 GT/sに達し、次世代のAIアクセラレータ、データセンター・インフラストラクチャ、高性能コンピューティング・システムをサポートします。検証は、これらの極限の速度での相互運用性とシステム信頼性を確保するのに役立ちます。
単一ベンダー環境から提供される、シミュレーション、特性評価、プロトコル解析、コンプライアンス・テスト、レシーバー検証にわたる完全なテスト・ワークフローを使用することで。
CXLは、PCIe物理層上に構築されたオープンなインターコネクト技術であり、CPU、アクセラレータ、メモリデバイス、GPU、およびその他のシステムコンポーネント間のコヒーレントな通信を可能にします。
CXLは、PCIeと同じ物理コネクタと電気インターフェースを使用します。リンク初期化中に、デバイスはPCIeモードまたはCXLモードのいずれで動作するかをネゴシエートできます。
CXLはPCIe物理層を共有していますが、新しいプロトコル、コヒーレンシメカニズム、メモリセマンティクス、およびファブリックアーキテクチャを導入しており、これらには特殊な検証およびデバッグ機能が必要です。
主な課題は次のとおりです。
- メモリコヒーレンシ検証
- ファブリック管理テスト
- メモリプーリング検証
- ベンダー間の相互運用性
- 複雑なシステムアーキテクチャ全体でのプロトコル準拠
メモリプーリングにより、複数のホストまたはアクセラレータがメモリリソースを動的に共有できるようになり、AIおよびクラウドデータセンター環境における利用率とスケーラビリティが向上します。
CXLは、メモリ拡張、メモリ共有、およびディスアグリゲートアーキテクチャを可能にし、AIトレーニングおよび推論ワークロードに対する増大するメモリおよび帯域幅の要求に対応するのに役立ちます。
次の点に注目してください。
- 最新のCXL仕様のサポート
- アナライザおよびエクササイザ機能
- トラフィック生成とエラー注入
- コヒーレンシ検証
- メモリプロトコル解析とPCIeプロトコルデバッグワークフローとの統合
はい。キーサイトは、統合されたプロトコルアナライザ、エクササイザ、ソフトウェア、および物理層テストソリューションを提供し、開発ライフサイクル全体を通じてエンジニアがPCIeおよびCXL設計を検証するのに役立ちます。
次の課題を解決しましょう。
弊社エキスパートとのミーティングやデモをご予約ください