Reduzir o tempo de lançamento no mercado e, ao mesmo tempo, minimizar o risco de ter que refazer o projeto. Gerenciar a crescente complexidade do projeto e controlar os altos custos de prototipagem com ferramentas de simulação eficientes e de alto desempenho.
Configure sinais complexos com a velocidade, largura de banda, precisão e flexibilidade necessárias para enfrentar os desafios das implantações de data centers de IA de última geração.
Acelerar a geração de interfaces de modelagem algorítmica PCIe para transmissores e receptores.
Acelere o tempo de lançamento no mercado com testes automatizados de conformidade de transmissores e validação detalhada do projeto, garantindo que seu hardware esteja em total conformidade com os padrões da PCI-SIG.
Acelere o tempo de lançamento no mercado com testes automatizados de conformidade de receptores e validação detalhada do projeto, garantindo que seu hardware esteja em total conformidade com os padrões da PCI-SIG.
Acelere a validação e a depuração de projetos PCIe e CXL com uma compreensão aprofundada dos protocolos, uma análise mais rápida da causa raiz e confiança em todas as etapas do desenvolvimento.
O PCIe 6.0 introduziu a sinalização PAM4 e a codificação baseada em FLIT (Unidade de Controle de Fluxo), criando novos desafios para a análise do transmissor, a calibração do receptor, a equalização e a depuração de protocolos.
O PCIe 7.0 dobra novamente a taxa de transferência para 128 GT/s, oferecendo suporte a aceleradores de IA de última geração, infraestrutura de data center e sistemas de computação de alto desempenho. A validação ajuda a garantir a interoperabilidade e a confiabilidade do sistema nessas velocidades extremas
Ao utilizar um fluxo de trabalho completo de testes que abrange simulação, caracterização, análise de protocolos, testes de conformidade e validação de receptores, tudo em um ambiente de um único fornecedor.
CXL é uma tecnologia de interconexão aberta baseada na camada física do PCIe que permite a comunicação coerente entre CPUs, aceleradores, dispositivos de memória, GPUs e outros componentes do sistema.
O CXL utiliza o mesmo conector físico e a mesma interface elétrica do PCIe. Durante a inicialização do link, os dispositivos podem negociar se irão operar no modo PCIe ou no modo CXL.
Embora o CXL compartilhe a camada física do PCIe, ele introduz novos protocolos, mecanismos de coerência, semântica de memória e arquiteturas de malha que exigem recursos especializados de validação e depuração.
Os principais desafios incluem:
O pool de memória permite que vários hosts ou aceleradores compartilhem recursos de memória dinamicamente, melhorando a utilização e a escalabilidade em ambientes de IA e de data centers em nuvem.
O CXL permite a expansão da memória, o compartilhamento de memória e arquiteturas desagregadas que ajudam a atender às crescentes demandas de memória e largura de banda para cargas de trabalho de treinamento e inferência de IA.
Procure por:
Sim. A Keysight oferece analisadores de protocolo integrados, geradores de sinais, software e soluções de teste da camada física que ajudam os engenheiros a validar projetos de PCIe e CXL ao longo de todo o ciclo de vida do desenvolvimento.
O que você está procurando?