재설계 위험을 최소화하면서 시장 출시 시간을 단축하십시오. 효율적인 고성능 시뮬레이션 툴을 사용하여 증가하는 설계 복잡성을 관리하고 높은 프로토타입 제작 비용을 제어하십시오.
차세대 AI 데이터 센터 배포의 과제를 해결하기 위해 속도, 대역폭, 정밀도 및 유연성을 갖춘 복잡한 신호를 설정하십시오.
송신기 및 수신기용 PCIe 알고리즘 모델링 인터페이스 생성을 가속화합니다.
자동화된 송신기 컴플라이언스 테스트 및 심층적인 설계 검증을 통해 하드웨어가 PCI-SIG 표준을 완벽하게 준수하도록 보장하여 출시 시간을 단축하십시오.
자동화된 수신기 컴플라이언스 테스트 및 심층적인 설계 검증을 통해 하드웨어가 PCI-SIG 표준을 완벽하게 준수하도록 보장하여 출시 시간을 단축하십시오.
심층적인 프로토콜 인사이트, 더 빠른 근본 원인 분석, 그리고 모든 개발 단계에서의 신뢰성 확보를 통해 PCIe 및 CXL 설계 검증 및 디버깅을 가속화하십시오.
PCIe 6.0은 PAM4 신호 방식과 FLIT 기반(Flow Control Unit) 인코딩을 도입하여 송신기 분석, 수신기 교정, 이퀄라이제이션 및 프로토콜 디버깅에 새로운 과제를 제시했습니다.
PCIe 7.0은 처리량을 다시 128 GT/s로 두 배로 늘려 차세대 AI 가속기, 데이터 센터 인프라 및 고성능 컴퓨팅 시스템을 지원합니다. 검증은 이러한 극한 속도에서 상호 운용성 및 시스템 안정성을 보장하는 데 도움이 됩니다.
단일 공급업체 환경에서 시뮬레이션, 특성화, 프로토콜 분석, 적합성 테스트 및 수신기 검증을 포괄하는 완벽한 테스트 워크플로우를 사용함으로써 가능합니다.
CXL은 PCIe 물리 계층을 기반으로 구축된 개방형 인터커넥트 기술로, CPU, 가속기, 메모리 장치, GPU 및 기타 시스템 구성 요소 간의 일관된 통신을 가능하게 합니다.
CXL은 PCIe와 동일한 물리적 커넥터 및 전기 인터페이스를 사용합니다. 링크 초기화 중에 장치는 PCIe 모드 또는 CXL 모드에서 작동할지 여부를 협상할 수 있습니다.
CXL은 PCIe 물리 계층을 공유하지만, 특수 검증 및 디버깅 기능이 필요한 새로운 프로토콜, 일관성 메커니즘, 메모리 시맨틱 및 패브릭 아키텍처를 도입합니다.
주요 과제는 다음과 같습니다:
메모리 풀링을 통해 여러 호스트 또는 가속기가 메모리 리소스를 동적으로 공유하여 AI 및 클라우드 데이터센터 환경에서 활용도와 확장성을 향상할 수 있습니다.
CXL은 AI 트레이닝 및 추론 워크로드에 대한 증가하는 메모리 및 대역폭 요구 사항을 해결하는 데 도움이 되는 메모리 확장, 메모리 공유 및 분산 아키텍처를 가능하게 합니다.
다음 사항을 확인하십시오:
예. 키사이트는 엔지니어가 개발 수명 주기 전반에 걸쳐 PCIe 및 CXL 설계를 검증하는 데 도움이 되는 통합 프로토콜 분석기, 엑서사이저, 소프트웨어 및 물리 계층 테스트 솔루션을 제공합니다.
무엇을 찾고 있습니까?