재설계 위험을 최소화하면서 시장 출시 시간을 단축하십시오. 효율적인 고성능 시뮬레이션 툴을 사용하여 증가하는 설계 복잡성을 관리하고 높은 프로토타입 제작 비용을 제어하십시오.
차세대 AI 데이터 센터 배포의 과제를 해결하기 위해 속도, 대역폭, 정밀도 및 유연성을 갖춘 복잡한 신호를 설정하십시오.
송신기 및 수신기용 PCIe 알고리즘 모델링 인터페이스의 개발을 가속화합니다.
자동화된 송신기 규정 준수 테스트와 심층적인 설계 검증을 통해 시장 출시 기간을 단축하고, 하드웨어가 PCI-SIG 표준을 완벽하게 준수하도록 보장합니다.
자동화된 수신기 적합성 테스트와 심층적인 설계 검증을 통해 시장 출시 기간을 단축하고, 하드웨어가 PCI-SIG 표준을 완벽하게 준수하도록 보장합니다.
심층적인 프로토콜 분석, 신속한 근본 원인 분석, 그리고 개발의 모든 단계에 걸친 확신을 바탕으로 PCIe 및 CXL 설계 검증 및 디버깅을 가속화하십시오.
PCIe 6.0은 PAM4 신호 전송 방식과 FLIT(Flow Control Unit) 기반 인코딩을 도입함으로써, 송신기 분석, 수신기 보정, 이퀄라이제이션 및 프로토콜 디버깅에 새로운 과제를 안겨주었습니다.
PCIe 7.0은 처리량을 다시 두 배로 늘려 128 GT/s를 달성함으로써, 차세대 AI 가속기, 데이터 센터 인프라 및 고성능 컴퓨팅 시스템을 지원합니다. 검증 과정을 통해 이러한 극한 속도에서도 상호 운용성과 시스템 신뢰성을 보장할 수 있습니다.
단일 공급업체 환경에서 시뮬레이션, 특성 분석, 프로토콜 분석, 적합성 테스트 및 수신기 검증에 이르는 포괄적인 테스트 워크플로를 활용함으로써.
CXL은 PCIe 물리 계층을 기반으로 하는 개방형 상호 연결 기술로, CPU, 가속기, 메모리 장치, GPU 및 기타 시스템 구성 요소 간의 일관된 통신을 가능하게 합니다.
CXL은 PCIe와 동일한 물리적 커넥터 및 전기적 인터페이스를 사용합니다. 링크 초기화 과정에서 장치들은 PCIe 모드로 작동할지, 아니면 CXL 모드로 작동할지 협상할 수 있습니다.
CXL은 PCIe와 물리 계층을 공유하지만, 새로운 프로토콜, 일관성 유지 메커니즘, 메모리 세미언틱스 및 패브릭 아키텍처를 도입하고 있어, 이에 대한 전문적인 검증 및 디버깅 기능이 필요합니다.
주요 과제는 다음과 같습니다:
메모리 풀링을 통해 여러 호스트나 가속기가 메모리 자원을 동적으로 공유할 수 있어, AI 및 클라우드 데이터 센터 환경에서 활용도와 확장성을 향상시킬 수 있습니다.
CXL은 AI 훈련 및 추론 워크로드에 대한 증가하는 메모리 및 대역폭 수요를 해결하는 데 도움이 되는 메모리 확장, 메모리 공유 및 분산 아키텍처를 지원합니다.
다음 항목을 확인하세요:
네. 키사이트는 엔지니어들이 개발 라이프사이클 전반에 걸쳐 PCIe 및 CXL 설계를 검증할 수 있도록 지원하는 통합 프로토콜 분석기, 익서사이어, 소프트웨어 및 물리 계층 테스트 솔루션을 제공합니다.
무엇을 찾고 있습니까?