PCI Express® et Compute Express Link
- Conception et simulation
- Test de l'émetteur
- Test du récepteur
- Test d'interconnexion
- Test de protocole
Réduisez les délais de mise sur le marché tout en minimisant le risque de devoir revoir la conception. Gérez la complexité croissante de la conception et maîtrisez les coûts élevés liés au prototypage grâce à des outils de simulation efficaces et performants.
Analyse de l'intégrité de l'alimentation et des signaux
Configurez des signaux complexes avec la vitesse, la bande passante, la précision et la flexibilité nécessaires pour relever les défis liés aux déploiements de centres de données d'IA de nouvelle génération.
Création de modèles AMI
Accélérer la création d'interfaces de modélisation algorithmique PCIe pour les émetteurs et les récepteurs.
Accélérez la mise sur le marché grâce à des tests automatisés de conformité des émetteurs et à une validation approfondie de la conception, garantissant ainsi que votre matériel est pleinement conforme aux normes PCI-SIG.
Débogage et automatisation des tests de conformité des émetteurs jusqu’à la norme PCIe®7.
Accélérer la détection des discontinuités d'impédance.
Déboguez et caractérisez la bande passante et le pic de la boucle à verrouillage de phase de votre conception PCIe® 5.0 et 6.0.
Déboguer et automatiser les tests de conformité des émetteurs PCIe® 5.0.
Déboguer et automatiser les tests de conformité des émetteurs PCIe® 5.0.
Accélérez la mise sur le marché grâce à des tests automatisés de conformité des récepteurs et à une validation approfondie de la conception, garantissant ainsi que votre matériel est pleinement conforme aux normes PCI-SIG.
Automatiser l'étalonnage des signaux de contrainte et les tests de conformité des circuits intégrésASIC PCIe®7.0.
Automatiser l'étalonnage des signaux de contrainte et les tests de conformité des circuits intégrés ASIC PCIe® 6.0.
Déboguer et automatiser les tests de conformité des cartes d'extension CEM PCIe®6.0et des systèmes correspondants.
Test du récepteur de base PCIe® 5.0
Automatiser l'étalonnage des signaux de contrainte et les tests de conformité des circuits intégrés ASIC PCIe® 5.0.
Déboguer et automatiser les tests de conformité des cartes d'extension CEM PCIe® 5.0 et des systèmes correspondants.
Déboguer et automatiser les tests de conformité des périphériques et hôtes PCIe® 5.0 M.2.
Test du récepteur de base PCIe® 4.0
Automatiser l'étalonnage des signaux de contrainte et les tests de conformité des circuits intégrés ASIC PCIe® 4.0.
Déboguer et automatiser les tests de conformité des cartes d'extension CEM PCIe® 4.0 et des systèmes correspondants.
Mesure de l'intégrité du signal
Analyse de réseaux vectoriels jusqu’à 4 ports
Effectuez des analyses rapides en temps réel jusqu'à 53 GHz.
Analyse améliorée dans le domaine temporel avec TDR
Réaliser une caractérisationcomplètedes composants passifs.
Analyse vectorielle de réseaux multiports
Accélérez la validation et le débogage des conceptions PCIe et CXL grâce à une compréhension approfondie des protocoles, à une analyse plus rapide des causes profondes et à une confiance renforcée à chaque étape du développement.
Analyseurs de protocoles PCIe® et CXL
Déboguez vos conceptions plus rapidement grâce à une analyse approfondie des protocoles et à une intégrité du signal inégalée.
Automatisez l'analyse du trafic PCIe® et CXL ainsi que les tests de conformité.
Générateurs de signaux pour les protocoles PCIe® et CXL
Générer un trafic réaliste pouvant atteindre 64 GT/s et l'émuler en tant que système hôte.
Automatisez l'analyse du trafic PCIe® et CXL ainsi que les tests de conformité.
Fonds de panier de test pour les protocoles PCIe® et CXL
Testez avec un fond de panier sans câble et stable pour une intégrité du signal inégalée.
Cas d'utilisation des normes PCIe® et CXL
En savoir plus sur les solutions PCIe® et CXL
FAQ sur les solutions PCIe® et CXL
La norme PCIe 6.0 a introduit la signalisation PAM4 et le codage basé sur la technologie FLIT (Flow Control Unit), ce qui a posé de nouveaux défis en matière d'analyse des émetteurs, d'étalonnage des récepteurs, d'égalisation et de débogage des protocoles.
La norme PCIe 7.0 double une nouvelle fois le débit pour atteindre 128 GT/s, prenant ainsi en charge les accélérateurs d'IA de nouvelle génération, les infrastructures de centres de données et les systèmes de calcul haute performance. La validation permet de garantir l'interopérabilité et la fiabilité des systèmes à ces vitesses extrêmes.
En recourant à un processus de test complet couvrant la simulation, la caractérisation, l'analyse des protocoles, les tests de conformité et la validation des récepteurs, le tout au sein d'un environnement fourni par un seul prestataire.
CXL est une technologie d'interconnexion ouverte reposant sur la couche physique PCIe qui permet une communication cohérente entre les processeurs, les accélérateurs, les dispositifs de mémoire, les processeurs graphiques et d'autres composants du système.
CXL utilise le même connecteur physique et la même interface électrique que le PCIe. Lors de l'initialisation de la liaison, les périphériques peuvent négocier s'ils fonctionneront en mode PCIe ou en mode CXL.
Bien que le CXL partage la couche physique PCIe, il introduit de nouveaux protocoles, mécanismes de cohérence, sémantiques de mémoire et architectures de structure qui nécessitent des capacités spécialisées de validation et de débogage.
Parmi les principaux défis, on peut citer :
- Validation de la cohérence de la mémoire
- Essais de gestion des tissus
- Vérification de la gestion de la mémoire
- Interopérabilité entre fournisseurs
- Conformité aux protocoles dans les architectures système complexes
Le partage de mémoire permet à plusieurs hôtes ou accélérateurs de partager dynamiquement des ressources mémoire, ce qui améliore le taux d'utilisation et l'évolutivité dans les environnements d'IA et de centres de données cloud.
La technologie CXL permet l'extension de la mémoire, le partage de mémoire et la mise en place d'architectures désagrégées qui contribuent à répondre aux besoins croissants en mémoire et en bande passante liés aux charges de travail d'entraînement et d'inférence en IA.
Recherchez :
- Prise en charge des spécifications CXL actuelles
- Fonctions d'analyse et d'entraînement
- Génération de trafic et injection d'erreurs
- Validation de la cohérence
- Intégration de l'analyse des protocoles mémoire aux workflows de débogage des protocoles PCIe
Oui. Keysight propose des analyseurs de protocole intégrés, des générateurs de signaux, des logiciels et des solutions de test de la couche physique qui aident les ingénieurs à valider les conceptions PCIe et CXL tout au long du cycle de vie du développement.
Résolvons le problème de l'avenir.
Réservez une réunion ou une démonstration avec l'un de nos experts