Verkürzen Sie die Markteinführungszeit und minimieren Sie gleichzeitig das Risiko von Designänderungen. Bewältigen Sie steigende Designkomplexität und kontrollieren Sie hohe Prototyping-Kosten mit effizienten, leistungsstarken Simulationswerkzeugen.
Komplexe Signale mit der Geschwindigkeit, Bandbreite, Präzision und Flexibilität einrichten, die für die Herausforderungen von KI-Rechenzentrumsimplementierungen der nächsten Generation erforderlich sind.
Beschleunigung der Generierung von PCIe-Algorithmenmodellierungsschnittstellen für Sender und Empfänger.
Beschleunigen Sie die Markteinführung durch automatisierte Konformitätsprüfungen der Sender und eine eingehende Designvalidierung, um sicherzustellen, dass Ihre Hardware vollständig den PCI-SIG-Standards entspricht.
Beschleunigen Sie die Markteinführung durch automatisierte Empfänger-Konformitätsprüfungen und eine eingehende Designvalidierung und stellen Sie so sicher, dass Ihre Hardware vollständig den PCI-SIG-Standards entspricht.
Beschleunigen Sie die Designvalidierung und das Debugging von PCIe- und CXL-Lösungen durch tiefgreifende Protokollkenntnisse, schnellere Ursachenanalyse und mehr Sicherheit in jeder Entwicklungsphase.
Mit PCIe 6.0 wurde die PAM4-Signalisierung und die FLIT-basierte (Flow Control Unit) Codierung eingeführt, wodurch neue Herausforderungen für die Senderanalyse, die Empfängerkalibrierung, die Entzerrung und das Protokoll-Debugging entstanden.
PCIe 7.0 verdoppelt den Durchsatz erneut auf 128 GT/s und unterstützt damit KI-Beschleuniger der nächsten Generation, Rechenzentrumsinfrastrukturen und Hochleistungsrechnersysteme. Die Validierung trägt dazu bei, Interoperabilität und Systemzuverlässigkeit bei diesen extremen Geschwindigkeiten sicherzustellen.
Durch die Nutzung eines kompletten Testworkflows, der Simulation, Charakterisierung, Protokollanalyse, Konformitätsprüfung und Empfängervalidierung aus einer einzigen Anbieterumgebung umfasst.
CXL ist eine offene Verbindungstechnologie, die auf der PCIe-Physikschicht aufbaut und eine kohärente Kommunikation zwischen CPUs, Beschleunigern, Speichergeräten, GPUs und anderen Systemkomponenten ermöglicht.
CXL verwendet denselben physischen Anschluss und dieselbe elektrische Schnittstelle wie PCIe. Während der Verbindungsinitialisierung können die Geräte aushandeln, ob sie im PCIe-Modus oder im CXL-Modus arbeiten möchten.
Obwohl CXL die physikalische Schicht von PCIe mitnutzt, führt es neue Protokolle, Kohärenzmechanismen, Speichersemantiken und Fabric-Architekturen ein, die spezielle Validierungs- und Debugging-Funktionen erfordern.
Zu den zentralen Herausforderungen gehören:
Memory Pooling ermöglicht es mehreren Hosts oder Beschleunigern, Speicherressourcen dynamisch gemeinsam zu nutzen und so die Auslastung und Skalierbarkeit in KI- und Cloud-Rechenzentrumsumgebungen zu verbessern.
CXL ermöglicht Speichererweiterung, Speicherteilung und disaggregierte Architekturen, die dazu beitragen, den wachsenden Speicher- und Bandbreitenbedarf für KI-Trainings- und Inferenz-Workloads zu decken.
Suchen:
Ja. Keysight bietet integrierte Protokollanalysatoren, Übungsgeräte, Software und Lösungen für den Test der physikalischen Schicht, die Ingenieuren helfen, PCIe- und CXL-Designs während des gesamten Entwicklungszyklus zu validieren.
Können wir Ihnen behilflich sein?