這是我們認為您想查看的頁面. 觀看搜尋結果:

歡迎蒞臨1039號展位，見證是德科技如何協助團隊加速AI創新——透過更高效能的驗證流程，加速驗證新一代互連技術。當傳輸速率從800G躍升至3.2T，且晶片級封裝的3D架構日益複雜，更快速的洞察力至關重要，方能及早除錯並自信地完成驗收。 現場演示涵蓋：3.2T路徑開創驗證1.6T互連技術驗證晶片級與3D IC工作流程PCIe® Gen7除錯DDR/LPDDR測試（最高50GHz） GHz的即時演示。

預約與是德科技專業 的一對一會議 專業 您的2026年目標與最棘手的驗證挑戰。

探索以下展示區，規劃您的展位路線。

日期
2026年2月24日至26日

地點
聖塔克拉拉會議中心
加利福尼亞州聖塔克拉拉市

是德科技展位
1039

預約與是德科技專業人員的會議

八場現場演示。選擇您的關注點。獲取解答。

2月25日至26日，親臨1039號展位見證現場盛況

運用晶片級元件3D互連設計工具，開創人工智慧的未來

透過工作流程加速晶片級架構的3D互連設計，可在設計週期早期建模鋸齒狀接地平面、優化3D互連結構，並模擬SI橋接器/中介層行為。透過W3510E實機演示，在流片前降低風險並加速決策。

確保3.2T速度下的訊號完整性

透過縮短上市時間的量測工作流程，更快達成3.2T訊號完整性信心。掃描頻寬可達170/250 GHz ，生成PAM4/6/8眼圖，並透過批次AFR增強功能加速迭代。透過N5247B、N5292A、NA5307A、85065A及N19301B儀器親身體驗。

驗證適用於人工智慧工作負載的新世代記憶體

透過工作流程加速推出新型DDR/LPDDR晶片，實現早期驗證，並可探測高達50 GHz，並優化訊號餘裕度以實現更純淨的合規性與除錯。透過 D9060LDDC 與 LPDDR6 Tx 合規應用程式，親眼見證其運作成效。

可靠的 PCIe® PAM4 效能，實現人工智慧加速

透過專為可靠啟動與快速除錯設計的工作流程，驗證 PCIe® Gen7 PAM4 發射端/接收端性能。最大化被測裝置餘裕，更早精準定位鏈路問題，並強化 PCIe® 責任機制以因應速度提升。透過 M8199B（x2）與 N1000 + N1046 1 mm 套件實際操作，見證其效能表現。隨著傳輸速度提升，見證其提升可靠性的實際運作。透過 M8199B（x2）與 N1000 + N1046 1 mm 套件親眼見證。

驅動人工智慧的訊號完整性：448 Gbps 技術開創之路

透過工作流程推動448 Gbps路徑規劃，生成PAM4/6/8訊號，分析3.2T級系統，並加速優化通道調變選擇。親眼見證UXR0902B 80 GHz 示波器、M8050A BERT、PCIe®發射器分析軟體（SW00PCIE / SW02PCIE）及PCIe®接收器測試軟體（N5991P）的現場演示。

簡化人工智慧系統的USB4合規性測試

加速符合 USB4 規範的 AI 系統，透過工作流程在維持訊號完整性的同時實現更快速、更精簡的設計。加速合規性測試，及早發現問題，並以更少的迭代次數完成系統啟動階段。

為人工智慧網路基準測試1.6T互連技術

透過工作流程驗證人工智慧級互連技術，以基準測試1.6T鏈路、量測鏈路品質，並運用清晰的效能數據優化工作負載。現場演示將展示INPT-1600GE流量生成與BERT解決方案，包含M8050A及FITS-8CH設備。

驗證 UALink 與擴展乙太網路在人工智慧基礎架構中的應用

透過工作流程自動化實現人工智慧規模鏈路的合規性與互操作性驗證，支援1.6T速率測試、執行多層互操作性測試，並透過自動化減少人工操作。 透過 N1092 /UXR 示波器、合規軟體套件（包含以太網 1.6T、PCIe® Gen6 / 7、CEI-112 / 224）及高速測試生態系統（含測試治具與探針），親眼見證其運作實況。

是德科技教育論壇

舞廳 K

是德科技研討會論文集

日期

開始時間

會議主題

主持人(們)

房間
星期二，二月二十四日 下午2:00 教學指南 – 校準得當，測量精準！PDN元件雙端口阻抗測量校準大師班 海蒂·巴恩斯與貢獻者 舞廳 G
星期二，二月二十四日 下午2:00 教學指南 – 理解維特比解碼器 大衛·巴納斯 宴會廳A
星期三，二月二十五日 a.m.九時 運用嵌入式電容器建模與量測高電流電源分配網路中噪聲抑制的方法：適用於人工智慧與雲端運算應用 海蒂·巴恩斯／卡揚·拉波魯與貢獻者 宴會廳 C
星期三，二月二十五日 下午2:00 採用快速多域BGA階梯負載模擬與量測多相位VRM系統中大型訊號電源分配網路串擾與接地彈跳現象 海蒂·巴恩斯與貢獻者 宴會廳 B
星期三，二月二十五日 下午2:00 IBIS-AMI建模技術應用於具備時鐘傳輸與回波消除功能的雙向D2D鏈路 饒方儀 / 大衛·巴納斯 宴會廳 E
星期三，二月二十五日 下午三點 針對64 GT/s與128 GT/s PAM4訊號之PCIe®發射端均衡預設量測方法之實驗研究 瑞克·伊茲與貢獻者 宴會廳 C
星期三，二月二十五日 下午四時 專題論壇 – 驅動未來：人工智慧在次世代電源完整性解決方案中的角色（宏觀願景） 海蒂·巴恩斯與貢獻者 宴會廳 E
星期四，二月二十六日 a.m.八時 一種創新的車載外接式垂直電源供應解決方案 海蒂·巴恩斯／江旭國與貢獻者 宴會廳 C
星期四，二月二十六日 a.m.八時 彌合DDR5模擬與量測間的差距：提升相關性的技術方案 蘭迪·懷特 / 崔世基 宴會廳 E
星期四，二月二十六日 a.m.11時15分 矽中介層、橋接器與柔性印刷電路板中採用斜紋接地平面之三維互連實用建模 王李廷 / 鄭泰宗與貢獻者 舞廳 D
星期四，二月二十六日 下午三點 高速光通訊電子-光子協同設計與協同模擬流程之示範 哈羅德·德沃斯、揚·范赫塞、斯特凡諾斯·安德烈烏、穆罕默德、烏瑪爾·汗及貢獻者 宴會廳 H
星期四，二月二十六日 下午四時四十五分 專題討論會 – 設計與驗證未來：針對128 GT/s PCIe®的串列數位介面與通道創新技術 佩加·阿拉維 / 里克·伊茲 宴會廳A
探索會議論文

加入 DesignCon 對話

在 DesignCon 2026 大會上，分享令您印象深刻的亮點、激發靈感的火花，以及人工智慧創新的未來方向。歡迎透過LinkedIn與Facebook 使用#KeysightDesignCon2026標籤加入討論。

有疑問或需要協助嗎？

與我們聯絡