這是我們認為您想查看的頁面. 觀看搜尋結果:

歡迎蒞臨1039 號攤位，了解 Keysight 如何協助團隊藉由以更高的電源效率更快地驗證新一代互連技術，加速 AI 創新。隨著速度從 800G 提升到 3.2T，以及基於小晶片 (chiplet) 的 3D 架構增加了複雜性，更快的洞察力對於及早偵錯並自信地簽核至關重要。探索 3.2T 路徑探勘、1.6T 互連驗證、小晶片和 3D IC 工作流程、PCIe® Gen7 偵錯以及高達 50 GHz 的 DDR / LPDDR 測試的現場示範。

預約與 Keysight 專家進行 一對一會議，討論您的 2026 年目標和最嚴峻的驗證挑戰。

探索以下展示並規劃您的展位路線。

日期
2026 年 2 月 24 日至 26 日

地點
聖塔克拉拉會議中心
加州聖塔克拉拉

Keysight 攤位
1039

預約與 Keysight 專家會面

八場現場示範。選擇您的重點。獲得解答。

歡迎於 2 月 25-26 日親臨 1039 號攤位觀看現場展示

使用小晶片 3D 互連設計工具設計 AI 的未來

透過工作流程加速晶片架構的 3D 互連設計，以在設計週期早期對網格狀接地層進行建模、最佳化 3D 互連，並模擬 SI 橋接器/中介層行為。透過 W3510E 親身體驗，可在流片前降低風險並加速決策。

確保 3.2T 速度下的訊號完整性。

透過可縮短上市時間的量測工作流程，更快地達成可靠的 3.2T 訊號完整性。使用 4 埠 VNA 掃描高達 170/250 GHz，產生 PAM4/6/8 眼圖，並透過批次 AFR 增強功能加速迭代。請參閱 N5247B、N5292A、NA5307A、85065A 和 N19301B。

驗證適用於 AI 工作負載的新一代記憶體

透過早期驗證工作流程、高達 50 GHz 的探測能力，以及最佳化訊號餘裕以實現更清晰的相符性與除錯，更快地啟動新的 DDR / LPDDR 晶片。透過 D9060LDDC 和 LPDDR6 Tx 相符性應用程式，親身體驗其運作方式。

適用於 AI 加速的可靠 PCIe® PAM4 效能

使用專為可靠啟動和加速除錯而建置的工作流程，驗證 PCIe® Gen7 PAM4 Tx/Rx 效能。隨著速度提升，可最大化待測裝置 (DUT) 裕量、更快找出連結問題，並強化 PCIe® 可靠性。透過 M8199B (x2) 和 N1000 + N1046 1 mm 套件，親眼見證其運作。

推動 AI 訊號完整性：448 Gbps 路徑探索

透過工作流程推動 448 Gbps 路徑探勘，以更快地產生 PAM4 \/ 6 \/ 8 信號、分析 3.2T 級系統，並最佳化通道調變選擇。使用 UXR0902B 80 GHz 示波器、M8050A BERT、PCIe® 發射器分析軟體 (SW00PCIE \/ SW02PCIE) 和 PCIe® RX 測試軟體 (N5991P) 親身體驗。

簡化用於 AI 系統的 USB4 法規遵循測試

透過可保持訊號完整性並實現更快、更小設計的工作流程，加速 AI 系統的 USB4 相符性測試。加速相符性測試，及早發現問題，並以更少的迭代次數完成啟動。

針對 AI 網路的 1.6T 互連基準測試

透過工作流程來測試 1.6T 鏈路基準、量測鏈路品質，並利用清晰的性能資料最佳化工作負載，以驗證 AI 規模的互連。透過 INPT-1600GE 流量產生和 BERT 解決方案（包括 M8050A 和 FITS-8CH）親身體驗。

驗證適用於 AI 基礎設施的 UALink 和 Scale-Up 乙太網路

透過工作流程自動化 AI 規模鏈路的合規性和互通性，以驗證 1.6T 速度、執行多層互通性測試，並透過自動化減少手動工作。透過 N1092 / UXR 示波器、合規性軟體套件 (Ethernet 1.6T、PCIe® Gen6 / 7、CEI-112 / 224) 以及包含夾具和探棒的高速測試生態系統，了解其運作方式。

Keysight Education Forum

宴會廳 K

Keysight 會議論文

日期

開始時間

議程標題

講者

房間
2 月 24 日，星期二 下午 2:00 教學課程 – 正確校準，否則測量錯誤！PDN 元件 2 埠阻抗量測校準大師班 Heidi Barnes 和貢獻者 宴會廳 G
2 月 24 日，星期二 下午 2:00 教學課程 – 瞭解 Viterbi 解碼器 David Banas 宴會廳 A
2 月 25 日星期三 上午 9:00 採用嵌入式電容器在高電流 PDN 中模型化與量測雜訊抑制的方法，適用於 AI 和雲端運算應用 Heidi Barnes / Kalyan Rapolu 和貢獻者 宴會廳 C
2 月 25 日星期三 下午 2:00 使用快速多域 BGA 步進負載，對多相 VRM 系統中的大訊號 PDN 串擾和接地反彈進行建模與量測 Heidi Barnes 和貢獻者 宴會廳 B
2 月 25 日星期三 下午 2:00 適用於具時脈轉發與迴聲消除功能的雙向 D2D 鏈路之 IBIS-AMI 建模 Fangyi Rao / David Banas 宴會廳 E
2 月 25 日星期三 下午 3:00 針對 64 和 128 GT/s PAM4 訊號的 PCIe® 發射器等化預設量測方法實驗研究 Rick Eads 與貢獻者 宴會廳 C
2 月 25 日星期三 下午 4:00 座談會 – 驅動未來：AI 在新一代電源完整性解決方案中的角色 (廣泛願景) Heidi Barnes 和貢獻者 宴會廳 E
2 月 26 日，星期四 上午 8:00 一種新穎的板外垂直電源解決方案 Heidi Barnes / Xuguo Jiang 和貢獻者 宴會廳 C
2 月 26 日，星期四 上午 8:00 彌補 DDR5 模擬與量測之間的差距：提升相關性的技術 Randy White / SK Choi 宴會廳 E
2 月 26 日，星期四 上午 11:15 矽中介層、橋接器和軟性印刷電路板中帶有網格狀接地層的 3D 互連實用建模 Tim Wang-Lee / Taejong Jeong 及貢獻者 宴會廳 D
2 月 26 日，星期四 下午 3:00 高速光通訊的電子光子協同設計與協同模擬流程演示 Harold Devos、Jan Van Hese、Stefanos Andreou、Muhammed、Umar Khan 和貢獻者 宴會廳 H
2 月 26 日，星期四 下午 4:45 座談會 – 設計與驗證未來：適用於 128 GT/s PCIe® 的 SERDES 與通道創新 Pegah Alavi / Rick Eads 宴會廳 A
探索會議論文

加入 DesignCon 對話

在 DesignCon 2026，分享脫穎而出的內容、激發靈感的想法以及 AI 創新的下一步。使用 #KeysightDesignCon2026 在 LinkedIn 和 Facebook 上加入對話。

有疑問或需要協助？

與我們聯絡