검색 결과 페이지입니다. . 추천 검색 결과 보기:

부스 #1039에 들러 키사이트가 차세대 인터커넥트를 더 빠른 속도와 더 높은 전력 효율로 검증하여 팀이 AI 혁신을 가속화하도록 돕는 방법을 확인하십시오. 속도가 800G에서 3.2T로 증가하고 칩렛 기반 3D 아키텍처가 복잡성을 더함에 따라, 조기에 디버깅하고 확신을 가지고 승인하려면 더 빠른 통찰력이 중요합니다. 3.2T 경로 탐색, 1.6T 인터커넥트 검증, 칩렛 및 3D IC 워크플로, PCIe® Gen7 디버그, 최대 50GHz의 DDR/LPDDR 테스트에 대한 라이브 데모를 살펴보십시오.

키사이트 전문가와 일대일 미팅을 예약하여 2026년 목표와 가장 어려운 검증 과제에 대해 논의하십시오.

아래 데모를 살펴보시고 부스 경로를 계획하십시오.

날짜
2026년 2월 24일 – 26일

위치
산타클라라 컨벤션 센터
캘리포니아 산타클라라

키사이트 부스
1039

키사이트 전문가와 미팅 예약

8가지 라이브 데모. 관심 분야를 선택하고 해답을 얻으십시오.

2월 25일~26일 부스 #1039에서 실시간으로 확인하십시오.

치플릿 3D 상호연결 설계자로 AI의 미래 설계하기

해치형 접지면 모델링, 3D 인터커넥트 최적화, 설계 주기 초기의 SI 브리지/인터포저 동작 시뮬레이션 워크플로우를 통해 칩렛 기반 아키텍처를 위한 3D 인터커넥트 설계를 가속화하십시오. W3510E를 통해 실제 작동을 확인하여 테이프아웃 전에 위험을 줄이고 의사 결정을 가속화하십시오.

3.2T 속도에서의 신호 무결성 보장

시장 출시 시간을 단축하는 측정 워크플로를 통해 3.2T 신호 무결성을 더 빠르게 확보하십시오. 4포트 VNA로 최대 170/250GHz까지 스위프하고, PAM4/6/8 아이 다이어그램을 생성하며, 일괄 AFR 개선으로 반복 작업을 가속화하십시오. N5247B, N5292A, NA5307A, 85065A 및 N19301B로 확인하십시오.

AI 워크로드를 위한 차세대 메모리 검증

조기 검증, 최대 50GHz 프로빙, 더 깔끔한 컴플라이언스 및 디버그를 위한 신호 마진 최적화 워크플로우를 통해 새로운 DDR / LPDDR 실리콘을 더 빠르게 구동하십시오. D9060LDDC 및 LPDDR6 Tx 컴플라이언스 앱으로 실제 작동을 확인하십시오.

AI 가속화를 위한 안정적인 PCIe® PAM4 성능

안정적인 브링업 및 빠른 디버깅을 위해 구축된 워크플로우를 통해 PCIe® Gen7 PAM4 Tx/Rx 성능을 검증하십시오. DUT 마진을 극대화하고, 링크 문제를 더 빨리 찾아내며, 속도가 증가함에 따라 PCIe®의 신뢰성을 강화하십시오. M8199B(x2) 및 N1000 + N1046 1mm 키트로 작동하는 모습을 확인하십시오.

AI를 위한 신호 무결성 주도: 448Gbps의 길 찾기

PAM4 / 6 / 8 신호 생성을 위한 워크플로우를 통해 448Gbps 경로 탐색을 가속화하고, 3.2T 클래스 시스템을 분석하며, 채널 변조 선택을 더 빠르게 최적화하십시오. UXR0902B 80 GHz 스코프, M8050A BERT, PCIe® 송신기 분석 소프트웨어(SW00PCIE / SW02PCIE) 및 PCIe® RX 테스트 소프트웨어(N5991P)로 실시간으로 확인하십시오.

AI 시스템용 USB4 준수 테스트 간소화

신호 무결성을 유지하면서 더 빠르고 작은 설계를 가능하게 하는 워크플로우를 통해 AI 시스템의 USB4 컴플라이언스 속도를 높이십시오. 컴플라이언스 테스트를 가속화하고, 문제를 조기에 파악하며, 더 적은 반복으로 브링업을 진행할 수 있습니다.

AI 네트워크용 1.6T 인터커넥트 벤치마킹

1.6T 링크 벤치마킹, 링크 품질 측정, 명확한 성능 데이터를 통한 워크로드 최적화를 위한 워크플로로 AI 규모 인터커넥트를 검증하십시오. INPT-1600GE 트래픽 생성 및 M8050A, FITS-8CH를 포함한 BERT 솔루션으로 라이브로 확인하십시오.

인공지능 인프라를 위한 UALink 및 Scale-Up 이더넷 검증

1.6T 속도 검증, 다중 계층 상호 운용성 테스트 실행, 자동화를 통한 수동 작업 감소를 위한 워크플로로 AI 규모 링크의 규정 준수 및 상호 운용성을 자동화하십시오. N1092/UXR 오실로스코프, 규정 준수 소프트웨어 제품군(이더넷 1.6T, PCIe® Gen6/7, CEI-112/224) 및 고속 테스트 에코시스템(픽스처 및 프로브 포함)으로 실제 작동 모습을 확인하십시오.

키사이트 교육 포럼

볼룸 K

키사이트의 컨퍼런스 논문

날짜

시작 시간

세션 제목

발표자

룸
2월 24일 화요일 오후 2:00 튜토리얼 – 올바른 교정 또는 잘못된 측정! PDN 부품을 위한 2포트 임피던스 측정 교정 마스터 클래스 하이디 반즈 및 기여자 볼룸 G
2월 24일 화요일 오후 2:00 튜토리얼 – 비터비 디코더 이해 데이비드 바나스 볼룸 A
2월 25일 수요일 오전 9:00 AI 및 클라우드 컴퓨팅 애플리케이션을 위한 고전류 PDN에서 내장형 커패시터를 사용한 노이즈 완화 모델링 및 측정 방법 Heidi Barnes / Kalyan Rapolu 및 기여자 볼룸 C
2월 25일 수요일 오후 2:00 고속 다중 도메인 BGA 스텝 부하를 사용하는 다상 VRM 시스템으로 대형 신호 PDN 누화 및 그라운드 바운스 모델링 및 측정 하이디 반즈 및 기여자 볼룸 B
2월 25일 수요일 오후 2:00 클럭 포워딩 및 에코 제거 기능을 갖춘 양방향 D2D 링크용 IBIS-AMI 모델링 Fangyi Rao / David Banas 볼룸 E
2월 25일 수요일 오후 3시 64 및 128 GT/s PAM4 신호용 PCIe® 송신기 이퀄라이제이션 프리셋 측정 방법에 대한 실험적 연구 Rick Eads 및 기여자 볼룸 C
2월 25일 수요일 오후 4:00 패널 – 미래를 위한 동력: 차세대 전력 무결성 솔루션에서 AI의 역할 (광범위한 비전) 하이디 반즈 및 기여자 볼룸 E
2월 26일 목요일 오전 8:00 새로운 오프보드 수직 전원 공급 솔루션 Heidi Barnes / Xuguo Jiang 및 기여자 볼룸 C
2월 26일 목요일 오전 8:00 DDR5 시뮬레이션 및 측정 간의 격차 해소: 상관관계 개선을 위한 기술 Randy White / SK Choi 볼룸 E
2월 26일 목요일 11:15 a.m. 실리콘 인터포저, 브릿지 및 플렉스 PCB에서 해치된 접지면을 사용한 3D 인터커넥트의 실용적인 모델링 Tim Wang-Lee / 정태종 및 기여자 볼룸 D
2월 26일 목요일 오후 3시 고속 광통신을 위한 전자-광자 공동 설계 및 공동 시뮬레이션 흐름 시연 Harold Devos, Jan Van Hese, Stefanos Andreou, Muhammed, Umar Khan 및 기여자 볼룸 H
2월 26일 목요일 오후 4:45 패널 – 미래 설계 및 검증: 128 GT/s PCIe®용 SERDES 및 채널 혁신 Pegah Alavi / Rick Eads 볼룸 A
학술 발표 자료 살펴보기

DesignCon 대화에 참여하십시오.

DesignCon 2026에서 인상 깊었던 점, 아이디어를 촉발한 점, 그리고 AI 혁신의 다음 단계에 대해 공유하십시오. LinkedIn 및 Facebook에서 #KeysightDesignCon2026을 사용하여 대화에 참여하십시오.

질문이 있으시거나 도움이 필요하십니까?

문의하기