SiC MOSFETのしきい値電圧の測定方法

ウェブ見積
パラメータアナライザ
+ パラメータアナライザ
パラメータアナライザ
+ パラメータアナライザ

JEP183準拠の測定シーケンスによるヒステリシスの低減

炭化ケイ素（SiC）金属酸化膜半導体電界効果トランジスタ（MOSFET）のしきい値電圧測定では、しきい値電圧のヒステリシスの影響を最小限に抑えるために、タイミングを厳密に制御する必要があります。JEDEC JEP183ガイドラインでは、しきい値電圧の抽出前にデバイスの挙動を安定させるため、コンディショニングパルスの後に制御された測定シーケンスを行うことが規定されています。この測定には、プログラム可能な電圧供給、電流測定、およびコンディショニングパルスとゲート電圧掃引との間の正確なタイミング制御が必要です。

この測定手順では、JEP183で定義されているいくつかのしきい値電圧（Vth）測定方法（固定ドレイン電圧スイープ、同期ゲート・ドレインスイープ、またはドレイン・ゲート短絡構成など）のいずれかを実行する前に、ゲートコンディショニングパルスを印加します。しきい値電圧は、安定した再現性のある特性評価結果を得るために、推奨されるタイミング要件を維持しつつ、指定されたドレイン電流下で抽出されます。

JEP183 SiC Vth 測定ソリューション

JEP183に準拠したしきい値電圧の特性評価を行うには、プログラム可能なコンディショニングパルスを生成し、同期した電圧スイープを制御し、測定された電流-電圧データからしきい値電圧を正確に抽出できる測定システムが必要です。キーサイトの半導体デバイスアナライザは、これらの機能とEasyEXPERT group+ソフトウェアを統合しており、測定ワークフロー全体を自動化する、すぐに使用可能なJEP183アプリケーション・テストを提供します。 エンジニアは、複数の組み込みVth測定手法から選択し、測定タイミングを自動的に設定し、指定されたドレイン電流でしきい値電圧の抽出を行い、測定条件と結果をEasyEXPERTワークスペースに保存することで、効率的な解析と再現性の高いデバイス特性評価を行うことができます。
ウェブ見積

JEP183 SiC Vth測定ソリューションのブロック図をご覧ください

JEP183 SiC Vth 測定ソリューションのブロック図

JEP183 SiC Vth測定ソリューションの製品をご覧ください

リソースのご紹介

パワー半導体デバイスの特性評価に関する追加リソース

関連するユースケース

断熱材の比抵抗の測定方法

静電計と比抵抗セルを用いて、絶縁材料の表面比抵抗および体積比抵抗を高精度で測定する。

詳細はこちら

FETアンプの設計と最適化の方法

シミュレーションおよび計測ワークフローを活用してFETアンプを設計・最適化し、RF性能を正確に検証する。

詳細はこちら

バイポーラトランジスタのIV特性曲線の測定方法

正確なデバイス解析を行うため、同期したデュアルチャネルSMU測定を用いてBJTの電流-電圧特性を評価する。

詳細はこちら

お問い合わせ ロゴ

当社のエキスパートにお問い合わせください。

所望のソリューションを見つけるのにお困りですか？

お問い合わせ