SiC MOSFETのしきい値電圧の測定方法

ウェブ見積
パラメータアナライザ
+ パラメータアナライザ
パラメータアナライザ
+ パラメータアナライザ

JEP183準拠の測定シーケンスによるヒステリシスの最小化

炭化ケイ素（SiC）MOSFET（金属酸化膜半導体電界効果トランジスタ）のしきい値電圧測定では、しきい値電圧ヒステリシスの影響を最小限に抑えるために、慎重に制御されたタイミングが必要です。JEDEC JEP183ガイドラインでは、しきい値電圧の抽出前にデバイスの動作を安定させるコンディショニングパルスと、それに続く制御された測定シーケンスが定義されています。この測定では、プログラマブル電圧印加、電流測定、およびコンディショニングパルスとゲート電圧スイープ間の正確なタイミングが要求されます。

測定シーケンスでは、固定ドレイン電圧スイープ、同期されたゲートおよびドレインスイープ、またはドレイン-ゲート短絡構成など、JEP183で定義されているいくつかのしきい値電圧（Vth）測定方法のいずれを実行する前にも、ゲートコンディショニングパルスを印加します。しきい値電圧は、安定した再現性のある特性評価結果を得るために推奨されるタイミング要件を維持しながら、指定されたドレイン電流で抽出されます。

JEP183 SiC Vth 測定ソリューション

JEP183準拠のしきい値電圧特性評価には、プログラマブルなコンディショニングパルスの生成、同期された電圧スイープの制御、および測定された電流-電圧データからのしきい値電圧の正確な抽出が可能な測定システムが必要です。キーサイトの半導体デバイスアナライザは、これらの機能とEasyEXPERT group+ソフトウェアを統合し、完全な測定ワークフローを自動化するすぐに使えるJEP183アプリケーションテストを提供します。エンジニアは、複数の内蔵Vth測定方法から選択し、測定タイミングを自動的に構成し、指定されたドレイン電流でのしきい値電圧抽出を実行し、効率的な分析と再現性のあるデバイス特性評価のためにEasyEXPERTワークスペース内で測定条件と結果を保存することができます。
ウェブ見積

JEP183 SiC Vth測定ソリューションのブロック図を見る

JEP183 SiC Vth 測定ソリューションのブロック図

JEP183 SiC Vth測定ソリューションの製品を見る

リソースのご紹介

パワー半導体デバイス特性評価の追加リソース

関連するユースケース

断熱材の比抵抗の測定方法

静電計と比抵抗セルを用いて、絶縁材料の表面比抵抗および体積比抵抗を高精度で測定する。

詳細はこちら

FETアンプの設計と最適化の方法

シミュレーションおよび計測ワークフローを活用してFETアンプを設計・最適化し、RF性能を正確に検証する。

詳細はこちら

バイポーラトランジスタのIV特性曲線の測定方法

正確なデバイス解析を行うため、同期したデュアルチャネルSMU測定を用いてBJTの電流-電圧特性を評価する。

詳細はこちら

お問い合わせ ロゴ

当社のエキスパートにお問い合わせください。

所望のソリューションを見つけるのにお困りですか？

お問い合わせ