尋找感興趣的產品?
建議的搜尋
No product matches found - System Exception
相關內容
Keysight Genesys PLL 合成模組
Keysight Genesys PLL 合成模組可讓 RF 設計人員,快速分析類比 PLL,並合成各種 RF 電路板應用的迴路濾波器,不需使用一系列通用模擬器或不太適合這項工作的程式庫。
Keysight Genesys PLL 合成可針對類比 PLL 設計工作,增強通用電路和系統設計流程。Keysight Genesys PLL 合成是完備的應用,擁有自己的模擬器和演算法,這些模擬器和演算法,已針對分析迴路效能和合成實現 PLL 所需迴路濾波器的工作,進行了最佳化。不像 Spice、諧波平衡、線性模擬器、試算表和其他通用工具,PLL 合成已針對類比 PLL 設計工作進行最佳化且極為快速。
PLL 合成提供:
- 參考信號源特性,包括相位雜訊中斷點、載入的 Q、阻抗、功率位準
- 4 種不同類型的相位偵測器及其特性 (相位/頻率偵測器、充電幫浦、混波器、XOR)
- 各種廣泛的整合器和額外的迴路濾波器及其特性
- VCO 特性,包括使用者定義的調頻表和相位雜訊
- 區塊圖中可使用運算放大器的非理想狀態和雜訊
PLL 合成可執行下列分析功能
- 頻率響應
- 暫態響應,呈現趨穩與穩定性
- 相位雜訊效能
- 具長軌跡標記及可捲動視窗的頻率響應圖
- 以圖形呈現您的 PLL 區塊圖,附詳細的文字摘要
PLL 合成可執行下列分析功能
- 各種架構和迴路順序的迴路濾波器合成
- 5 種設定精靈,可在下列設計流程中提供引導
- 頻率合成器
- 相位調變器
- 頻率調變器
-相位解調變器
-頻率解調變器
下列 Genesys 設計套件均提供強大的合成功能: