在晶片可用之前，如何驗證乙太網路交換和路由邏輯？

在首批晶片製造之前，您可以透過模擬或仿真來驗證封包轉發行為、控制平面邏輯和緩衝區管理。晶片前驗證工具可讓設計人員將真實的乙太網路流量注入 RTL 或閘級設計中，以在確定性、受控條件下測試交換結構、路由表和緩衝區架構。這對於針對 AI/ML 工作負載的資料中心 ASIC 尤其重要，因為這些工作負載需要超低延遲和高吞吐量。IxVerify 等工具可模擬複雜的流量模式，例如擁塞、多播和流量控制，讓您在實體原型存在之前觀察協定合規性、封包丟失行為和控制平面響應能力，從而大幅降低晶片下線時重新設計的風險。

在晶片前網路驗證中，模擬和硬體模擬如何協同運作？

晶片前驗證工作流程通常涵蓋 RTL 模擬和硬體模擬，以平衡準確性和效能。模擬提供詳細的波形可視性和精確控制，非常適合早期偵錯和功能涵蓋。然而，它速度較慢，且無法很好地擴展到全系統情境。另一方面，硬體模擬平台可以以快幾個數量級的速度運行，支援資料中心工作負載的大規模測試，並具有真實的時序。最有效的晶片前工具，例如 IxVerify，其架構旨在支援模擬和仿真環境。它們與業界標準驗證方法（如 SystemVerilog/UVM）整合，支援迴歸測試和自動化，並可擴展以模擬數百個埠的流量，讓您在設計和啟動期間都能獲得全堆疊洞察。

全面的晶片前網路 ASIC 驗證策略應包含哪些內容？

有效的矽前策略不僅需要測試單一模組，還需在實際負載下測試完整的資料/控制平面管線。這包括驗證 L2/L3 轉送表、協定符合性（例如乙太網路、IPv4/IPv6、TCP、BGP）、佇列管理和緩衝、壅塞演算法以及控制平面回應能力。您還應測試流量整形、多點傳送和廣播行為、流量控制機制，以及延遲、抖動和封包遺失等系統級 KPI。可擴充的矽前測試工具可以模擬整個資料中心拓撲，讓晶片設計人員能夠驗證網路架構的效能、可擴充性和彈性，同時記錄結果以進行覆蓋率和迴歸分析。這在 AI/ML 使用案例中至關重要，因為即使是微秒級的問題也可能造成系統級瓶頸。

逼真流量模型如何改善 AI 就緒型 ASIC 驗證？

AI 基礎設施 ASIC 必須處理多樣且通常不可預測的流量模式，包括突發性 AI 訓練流量、多播推論更新和控制平面同步。靜態或合成測試向量無法以足夠的保真度重現這些情境。真實流量建模引入了時間對齊的封包、擁塞條件、動態流量控制和即時協定行為，以反映生產部署的方式來壓力測試待測裝置 (DUT)。支援這種建模水準的晶片前工具，例如 IxVerify，能夠在接近真實的條件下及早發現功能、時序和效能問題。這提高了驗證覆蓋率，確保 ASIC 在實際工作負載下正常運行，並加速晶片下線的時程，同時充滿信心。

IxVerify

熱門配置

自訂產品配置

上一個

概述
所有型號
支援

下一步

在 EDA 軟體中模擬流量，以驗證 ASIC 和 SoC 設計邏輯。

Keysight IxVerify 可在硬體可用之前，提供快速、確定性的大規模乙太網路流量模擬，以驗證路由和交換 ASIC。IxVerify 專為晶片前和早期啟動環境而設計，可整合到模擬和硬體模擬平台中，以在真實、大規模的流量條件下驗證封包轉送、緩衝區行為、協定相容性和控制平面邏輯。這種彈性的虛擬測試解決方案使晶片架構師和設計人員能夠更早地發現功能和效能問題，從而加速投片時程並減少昂貴的晶片重製。請根據您所需的介面、協定支援和設計軟體模擬來選擇授權。立即索取我們熱門配置之一的報價。需要協助選擇嗎？請查看下方資源。