信號完整性驗證工具套件可在多 gigabit 通信鏈路設計中，找到並分析造成效能下降的抖動根源。它可協助設計人員在開始製造硬體原型之前，找到並消除導致抖動的原因，避免在開發週期後期，進行代價高昂的重新設計。

產品特色

  • 運用是德科技儀器中經過實證的 EZJIT Plus 演算法，對發射器抖動進行分解
  • 在先進設計系統（ADS）資料顯示畫面中，以視覺化方式將抖動呈現在眼圖中
  • 在 ADS 環境中，使用 Synopsys 的 HSPICE 進行協同模擬

信號完整性驗證工具套件具有強大的發射器抖動分解功能，並提供模擬和量測抖動元件與 BER 量測之間關聯性的重要資訊。ADS 中的抖動演算法基於專利式 EZJIT Plus 演算法，為是德科技測試與量測儀器採用並驗證的演算法。

其他功能

高頻 SPICE 支援未加密的 HSPICE netlist，以及所有以 ADS 加密金鑰加密的 SPICE dialect。信號完整性驗證工具套件可透過與 HSPICE 的協同模擬，支援以 Synopsys HSPICE 加密金鑰進行加密的 HSPICE netlist。

請注意，它也可進行誤碼率（BER）計算，並以浴缸圖形式顯示在上方。此功能以專利式 EZJIT Plus 技術為基礎，並以是德科技即時示波器進行開發與驗證。如需更多是德科技示波器 EZJIT Plus 的相關資訊，請參閱 EZJIT Plus 和 EZJIT 抖動分析。

信號完整性驗證工具套件已整合在 ADS 暫態卷積元件。