課程 | 高速數位標準自動化測試特訓營| 是德科技

高速數位標準自動化測試訓練營

訓練營

14 項目

在本訓練營中，Keysight 工程師將透過深入探索，協助您掌握理解高速數位標準自動化測試所需的技能。他們將引導您了解 PCIe®、USB、DDR 和乙太網路標準的新規格，並展示克服開發更快數位協定通訊裝置挑戰所需的設計與測試解決方案。在本訓練營結束時，您將了解這些關鍵數位標準的變化，以及如何運用自動化設計與測試解決方案來更有效率地進行開發。

學習：

開發人員在面對每個標準的新規範時所面臨的挑戰。
如何模擬您的設計並自動化測試以加速開發流程。
從 EDA 設計軟體到 Tx/Rx 測試解決方案，您可以使用哪些工具來實現成功且符合規範的設計。

本次訓練營非常適合高速數位設計和測試工程師，以及任何希望深入了解高速數位標準自動化測試的人員。

查看

第 1 課 - PCIe 6.0 技術概覽與測試挑戰

概述 PCIe 6.0 技術及其主要功能，例如 PAM4 信號傳輸、前向錯誤更正和通道等化。同時涵蓋 PCIe 6.0 發射器與接收器測試的測試挑戰與解決方案。

第 2 課 - PCIe 技術 - 設計模擬

展示如何使用 PathWave ADS 進行 PCIe 6.0 設計模擬，並執行通道分析、等化最佳化、眼圖分析和 BER 輪廓分析。

解決方案簡介

您的 PCIe® 6.0 之路

PCl Express®，為周邊元件互連高速（Peripheral Component Interconnect Express）的縮寫，是一種高效能、高頻寬的序列通訊互連標準。

第 3 課 - PCIe 技術 – 訊號完整性設計

探討 PCIe 技術的信號完整性問題與設計考量，例如通道衰減、串擾、時脈抖動和雜訊。同時涵蓋用於執行 PCIe 設計信號完整性分析與最佳化的工具和方法。

白皮書

訊號完整性基本原理

資料中心仰賴傳輸和接收系統中的通道，以準確且高效地傳遞重要資訊。通道中效能不佳的裝置可能導致訊號完整性問題，並危及可理解資料的傳輸。因此，開發具備高訊號完整性的通道裝置和互連至關重要。

白皮書

訊號完整性量測分析

瞭解詳情及早解決訊號完整性問題，以確保光學電路設計與開發能以合理的成本可靠運作。

第 4 課 - USB Type-C 設計模擬與自動化測試

展示如何使用 PathWave ADS 進行 USB Type-C 設計模擬，包含通道與眼圖分析，以及法規遵循測試。此外，它還展示了如何使用 PathWave Test Automation 將 USB Type-C 測試流程自動化。

第 5 課 - DDR5 記憶體模擬與分析

本教學展示如何使用 PathWave ADS 進行 DDR5 記憶體設計模擬，包含通道、眼圖、時序、電源完整性分析以及法規遵循測試。同時也展示如何使用 Infiniium UXR 示波器進行實際分析。

第 6 課 — 以太網標準概述與測試挑戰

概述乙太網路標準及其從 10 Mbps 到 400 Gbps 的演進。同時涵蓋乙太網路發射器、接收器和鏈路測試的測試挑戰與解決方案。

第 7 課 - 以太網 – 雜訊與抖動測量

展示如何使用 Infiniium UXR 示波器，透過各種工具（如直方圖、時脈抖動分離、時脈復原、眼圖、遮罩測試和時脈抖動頻譜）對乙太網路信號執行雜訊與時脈抖動量測。

第 8 課 - 以太網 - 運用前向錯誤校正解決幀丟失問題

說明如何使用 Infiniium UXR 示波器和 N1092A DCA-M 取樣示波器進行乙太網路信號前向錯誤更正 (FEC) 測試。內容涵蓋各種指標，例如影格遺失率 (FLR)、FEC 修正前位元錯誤率 (PBER)、FEC 修正後位元錯誤率 (QBER)、FEC 邊限 (FM)、FEC 已修正錯誤 (CE)、FEC 無法修正之碼字 (UCW)、FEC 符元錯誤 (SE)、FEC 碼字錯誤 (CWE)、FEC 已修正碼字 (CCW)、FEC 已修正符元 (CS)、FEC 無法修正之符元 (US)、FEC 符元錯誤率 (SER)、FEC 碼字錯誤率 (CWER)、FEC 已修正碼字比率 (CCWR)、FEC 已修正符元比率 (CSR) 以及 FEC 無法修正之符元比率 (USR)。