シリコン製造前のイーサネット検証を加速する方法

ウェブ見積
IxVerify
+ IxVerify
IxVerify
+ IxVerify

テープアウト前に設計上の問題を洗い出す

シリコン製造前のイーサネットASICおよびSoCの検証は、物理的なハードウェアがまだ存在しない段階で、エンジニアが転送ロジック、バッファリング動作、およびプロトコル処理を検証する必要がある場合、困難を極めます。テストチームは、現実的なレイヤ2およびレイヤ3のトラフィック条件を再現し、パケットの特性やトラフィックの規模を変化させ、通常時、負荷がかかった状態、およびコーナーケースの各シナリオにおいて、設計が正しく動作するかどうかを判断しなければなりません。

検証ワークフローでは、ハードウェアエミュレーションプラットフォームに接続された仮想トラフィック環境が必要となります。これにより、エンジニアはテープアウト前に制御されたイーサネットトラフィックを生成することができます。エンジニアは、想定される転送動作と実際に観測された動作を比較し、スループットやレイテンシを監視するとともに、大規模なトラフィックや複雑なトラフィックパターン下でのみ発生する障害を調査します。これにより、シリコン設計の修正がまだ可能な段階で、設計上の欠陥を特定することが可能になります。

シリコン製造前のイーサネット検証を高速化するソリューション

仮想トラフィックテスト環境をハードウェアエミュレーションプラットフォームに接続し、再現性のあるレイヤー2およびレイヤー3のトラフィックを用いて設計を検証することで、シリコン製造前のイーサネット検証を行います。IxVerifyは、シリコンが利用可能になる前にネットワークプロセッサの動作を検証するために必要な、トラフィック生成およびプロトコルテスト機能を提供します。 エンジニアは、設計がエミュレーション上で実行されている間に、現実的なトラフィックシナリオを作成し、テスト条件を拡張し、スループットとレイテンシを測定し、転送動作を検証することができます。このワークフローにより、チームは障害を再現し、期待される結果と観測された結果を比較し、設計上の問題をテープアウトに反映される前に、開発の早い段階でデバッグすることができます。
ウェブ見積

「プレシリコン・イーサネット検証ソリューション」のデモ動画をご覧ください

当社の高速プレシリコン・イーサネット検証ソリューションの製品をご覧ください

関連するユースケース

フォトニクスICの測定方法

キーサイトのUU103LABソリューションが、大学においてフォトニックICの測定・試験分野で即戦力となる人材を育成する方法をぜひご覧ください。

詳細はこちら

ウェハー上でのパラメトリック測定の実施方法

パラメトリック・テストとオンウェーハ測定に重点を置いた半導体教育用ラボソリューションについてご紹介します。本ソリューションは、大学に対し、業界の動向に沿った包括的な学習環境を提供し、学生が実社会における半導体測定の実践に触れる機会を提供します。

詳細はこちら

半導体デバイスの測定方法

半導体教育ラボが、半導体工学における理論と実践を結びつける実践的なプラットフォームとして、基礎から応用までの知識を提供していることをご覧ください。

詳細はこちら

お問い合わせ ロゴ

当社のエキスパートにお問い合わせください。

所望のソリューションを見つけるのにお困りですか？

お問い合わせ