실리콘 제작 전 이더넷 검증 속도를 높이는 방법

IxVerify
+ IxVerify

테이프아웃 전에 설계상의 문제점 파악하기

실리콘 제작 전 단계에서 이더넷 ASIC 및 SoC 검증은, 실제 하드웨어가 제작되기 전에 엔지니어들이 포워딩 로직, 버퍼링 동작 및 프로토콜 처리 기능을 테스트해야 할 때 어려워집니다. 테스트 팀은 현실적인 레이어 2 및 레이어 3 트래픽 조건을 재현하고, 패킷 특성과 트래픽 규모를 다양하게 변경하며, 정상, 부하, 코너 케이스 시나리오 전반에 걸쳐 설계가 올바르게 동작하는지 확인해야 합니다.

검증 워크플로에서는 하드웨어 에뮬레이션 플랫폼에 연결된 가상 트래픽 환경이 필요하며, 이를 통해 엔지니어들은 테이프아웃 전에 제어된 이더넷 트래픽을 생성할 수 있습니다. 엔지니어들은 예상된 전달 동작과 실제 관측된 전달 동작을 비교하고, 처리량과 지연 시간을 모니터링하며, 대규모 또는 복잡한 트래픽 패턴에서만 발생하는 오류를 조사합니다. 이를 통해 실리콘 설계를 수정할 수 있는 단계에서 설계 결함을 정확히 파악할 수 있습니다.

실리콘 제작 전 이더넷 검증 가속화 솔루션

가상 트래픽 테스트 환경을 하드웨어 에뮬레이션 플랫폼에 연결하고, 재현 가능한 레이어 2 및 레이어 3 트래픽을 통해 설계를 검증함으로써 실리콘 제작 전 이더넷 검증을 수행할 수 있습니다. IxVerify는 실리콘이 출시되기 전에 네트워크 프로세서의 동작을 검증하는 데 필요한 트래픽 생성 및 프로토콜 테스트 기능을 제공합니다. 엔지니어들은 설계가 에뮬레이션 환경에서 실행되는 동안 현실적인 트래픽 시나리오를 생성하고, 테스트 조건을 확장하며, 처리량과 지연 시간을 측정하고, 포워딩 동작을 검증할 수 있습니다. 이 워크플로를 통해 팀은 오류를 재현하고, 예상 결과와 실제 결과를 비교하며, 설계 문제가 테이프아웃 단계로 넘어가기 전 개발 초기 단계에서 이를 디버그할 수 있습니다.

가속화된 프리실리콘 이더넷 검증 솔루션 데모 영상 보기

당사의 가속화된 프리실리콘 이더넷 검증 솔루션의 제품 살펴보기

관련 사용 사례

문의하기 로고

전문가에게 문의하십시오.

적합한 솔루션을 찾는 데 도움이 필요하십니까?