대규모 환경에서 이더넷 IP를 검증하는 방법

견적 받기
IxVerify
+ IxVerify
IxVerify
+ IxVerify

이더넷 IP 검증 확장

이더넷 IP가 더 빠른 인터페이스, 더 높은 처리량, 더 큰 포트 수, 더 많은 프로그래밍 가능 기능으로 확장됨에 따라, 검증 팀은 급격히 늘어나는 트래픽 조건 및 설계 동작 범위를 테스트해야 합니다. 실리콘을 사용할 수 있게 되기 전에 이러한 조건을 재현하면, 트래픽 볼륨, 포트 활용도, 기능 복잡성이 증가함에 따라 설계가 어떻게 작동할지 파악하기 어려울 수 있습니다.

효과적인 이더넷 IP 검증에는 하드웨어 에뮬레이션에서 실행되는 설계에 대해 반복 가능한 레이어 2 및 레이어 3 트래픽을 생성할 수 있는 가상 테스트 환경이 필요합니다. 엔지니어는 트래픽 패턴과 규모를 변경하고, 포워딩 및 처리량 동작을 관찰하며, 제어된 조건에서 오류를 재현하여 이더넷 IP를 여전히 수정할 수 있는 단계에서 설계 문제를 격리할 수 있어야 합니다.

확장 가능한 이더넷 IP 검증 솔루션

대규모로 이더넷 IP를 검증하려면 점점 더 까다로워지는 작동 조건에서 에뮬레이션된 설계를 테스트할 수 있는 반복 가능한 트래픽이 필요합니다. IxVerify는 물리적 실리콘을 사용할 수기 전에 네트워크 프로세서 설계를 테스트하기 위한 가상 이더넷 트래픽 환경을 제공합니다. 엔지니어는 이를 하드웨어 에뮬레이션과 함께 사용하여 레이어 2 및 레이어 3 트래픽을 생성하고, 테스트 규모를 확장하며, 트래픽 수요가 증가함에 따라 설계 동작을 평가할 수 있습니다. 이 접근 방식을 통해 검증 팀은 문제 조건을 재현하고, 설계의 응답을 관찰하며, 기본 설계를 변경할 수 있는 개발 주기의 초기 단계에서 문제를 조사할 수 있는 제어된 방법을 확보할 수 있습니다.
견적 받기

확장 가능한 이더넷 IP 검증 솔루션의 블록 다이어그램 보기

확장 가능한 이더넷 IP 검증 솔루션의 블록 다이어그램

확장 가능한 이더넷 IP 검증 솔루션의 제품 살펴보기

관련 사용 사례

실리콘 제작 전 이더넷 검증 속도를 높이는 방법

실제와 유사한 레이어 2/3 트래픽을 활용하여 실리콘 제작 전 이더넷 ASIC 및 SoC 설계를 검증함으로써, 테이프아웃 전에 포워딩, 지연 시간 및 프로토콜 관련 문제를 파악합니다.

자세히 알아보기

테이프아웃 전 5G O-RAN 칩셋을 검증하는 방법

규격에 부합하는 CU-플레인 자극 신호, O-DU 에뮬레이션, 타임스탬프가 포함된 응답 캡처 및 IQ 분석을 통해 테이프아웃 전에 5G O-RAN O-RU 칩셋을 검증하십시오.

자세히 알아보기

제조 전 800GE 칩을 테스트하는 방법

실제와 유사한 프리실리콘 트래픽을 통해 800GE SoC를 검증함으로써, 제조 단계 이전에 하드웨어 및 소프트웨어 문제를 파악하고 시스템 가동 준비를 가속화합니다.

자세히 알아보기

문의하기 로고

전문가에게 문의하십시오.

적합한 솔루션을 찾는 데 도움이 필요하십니까?

문의하기