LPDDR6のプロービング測定の精度を確保する方法

ウェブ見積
プロ向け卓上オシロスコープ
+ Pro ベンチトップ オシロスコープ
プロ向け卓上オシロスコープ
+ Pro ベンチトップ オシロスコープ

LPDDR6検証のための信頼性の高い物理層アクセスを確立する

Low-Power Double Data Rate 6 (LPDDR6) は、ピンあたりのデータレートを10.6ギガビット/秒 (Gbps) を超えるまで引き上げ、インターフェースをデュアル12ビットサブチャネルに拡張し、サイドバンド情報をデータストリームに直接統合することで、メモリ帯域幅を増加させます。これらの変更は、人工知能 (AI) および高性能システムにおけるワットあたりの帯域幅を向上させますが、同時に物理層での電圧およびタイミングマージンを厳しくします。信号速度が増加し、動作電圧が1ボルトを下回ると、プロービングインターフェース自体が測定システムの重要な部分となります。

正確なLPDDR6トランスミッターまたはレシーバーのコンプライアンス・テストを実施する前に、エンジニアはプローブ、プローブヘッド、および接続方法が測定対象の信号を歪ませないことを確認する必要があります。過剰なプローブ容量、不適切な接地、または帯域幅の制限は、アイ開口を減少させ、エッジレートを変化させ、真のデバイス動作を隠蔽するリンギングを発生させる可能性があります。LPDDR6のアイ、タイミング、ビットエラーレート (BER) 解析において、広い非ゼロ復帰 (NRZ) シグナリングマージンを維持するためには、高忠実度で低負荷のプロービングが不可欠です。

LPDDR6 高速プロービング測定ソリューション

LPDDR6は、ピンあたりのデータレートを上げ、動作電圧を下げることでワットあたりの帯域幅を増加させますが、その結果として電圧およびタイミングマージンが厳しくなるため、測定が真のデバイス動作を反映するためには、低負荷で高忠実度のプロービングが不可欠です。キーサイトのLPDDR6高速プロービング測定ソリューションは、高帯域幅のProベンチトップオシロスコープと、低容量プロービング技術および最適化されたプローブヘッドアーキテクチャを組み合わせています。これらのプローブは、デバイスピンでのエッジレート、電圧スイング、およびタイミング関係を維持しながら、微細ピッチのLPDDR6信号への信頼性の高いアクセスを提供するように設計されています。適切なプローブの選択、接続技術、および接地を含む信頼性の高い物理測定インターフェースを確立することで、エンジニアは、トランスミッターおよびレシーバーのコンプライアンス・テストで使用されるLPDDR6アイダイアグラム、タイミングマージン、および外挿BER測定が、実際のシステム性能を正確に表していることを保証できます。
ウェブ見積

LPDDR6テストソリューションのデモを見る

LPDDR6高速プロービング測定ソリューションの製品を探す

関連するユースケース

GDDR7のPAMアイダイアグラムの測定方法

オシロスコープベースの検証ワークフローを使用して、ジッタ、ノイズ、マージン解析を伴うGDDR7 PAMアイダイアグラムを測定します。

詳細はこちら

GDDR7トランスミッタのジッタを分析する方法

オシロスコープを用いた検証ワークフローを活用し、ヒストグラム、BER曲線、および分解手法を用いてGDDR7のジッタを分析する。

詳細はこちら

負荷変動時の直流電源レールの安定性を検証する方法

キーサイト社の「Expert」卓上オシロスコープに、電源整合性解析ソフトウェアおよび電源レール用プローブを組み合わせて使用し、負荷変動時の直流電源レールの安定性を検証します。

詳細はこちら

お問い合わせ ロゴ

当社のエキスパートにお問い合わせください。

所望のソリューションを見つけるのにお困りですか？

お問い合わせ