Choose a country or area to see content specific to your location
何をお探しですか?
3D Interconnect Designerは、チップレット、積層ダイ、パッケージ、PCBなど、あらゆる高度な相互接続構造に対応する柔軟なモデリングおよび最適化環境を提供します。
追加のメモリとストレージにより、これらの強化されたNPBは、キーサイトのAIセキュリティおよびパフォーマンス監視ソフトウェアとAIスタックを実行します。
キーサイト Learnは、ソリューション、ブログ、イベントなど、関心のあるトピックに関する様々なコンテンツを提供しています。
頻繁にお問い合わせされるサポート関連のお役に立つ情報すばやくアクセス
お持ちの製品をサポートするための追加情報
キーサイトのAdvanced Parallel Test Systemsは、リーン生産環境に理想的なコンパクトでコスト効率の高い設計で、不可欠なテストカバレッジを提供します。Advanced Parallel Test Systemsは、バウンダリスキャン、フラッシュプログラミング、ベクタレステスト機能などの主要機能を簡素化されたプラットフォームに統合し、アナログ、デジタル、およびミックスシグナルPCBの信頼性と効率的なテストのために構築されています。そのモジュラーアーキテクチャはスケーラビリティとカスタマイズ性をサポートし、生産要件に合わせてシステムを調整できます。直感的なソフトウェアツールとシームレスな自動化インターフェースにより、テスト開発を効率化し、生産までの時間を短縮します。人気の構成のいずれかについて、今すぐ見積もりを依頼してください。選択にサポートが必要ですか?以下のリソースをご確認ください。
1つのシステムでアナログおよびデジタル測定を実行し、装置のオーバーヘッドを削減して、包括的なミックスド・シグナル・テストを可能にします。
電源付きデジタルベクトルを使用せずに高密度PCB上のはんだ付けおよび配置の欠陥を特定し、テストセットアップを簡素化して開発を加速します。
デジタル相互接続やBGAのようなファインピッチコンポーネントを容易にテストすることで、高密度PCB設計における故障検出率を向上させ、信頼性の高い接続性を確保します。
外部コントローラを必要とせずに統合できる省スペース設計により、工場フロアスペースが限られているメーカーに最適です。
System width
630 mm ~ 1200 mm
最大ノード・カウント
512 ~ 3456
Maximum parallel testing
1 ~ 4
Fixture actuation
Press down
U9401B
U9401B Medalist i1000D ICTシステムはピン単位のプログラマブルデジタルカードを提供し、バウンダリスキャン、シリアルプログラミング、VCL/PCFデジタルテストをサポートします。
ピン単位のプログラマブル・デジタル・カードと直感的なソフトウェアで、プログラミングと開発を容易に行えます。 Medalist i1000Dは、そのデジタル機能により、デジタルPCF/VCLライブラリベースのテスト、バウンダリスキャン、I2C/SPIシリアルプログラミングを、長いケーブルを持つ単純で低コストのテストフィクスチャで実現します。 テストコストを上げずに、より良いテストカバレージを得る
U9405A
U9405A i1000D SFPは、最も高度なデジタルテスト機能を備えた、業界最小のインライン自動ICTです。 また、インライン構成とオフライン構成の切り替えが可能な唯一のICTプラットフォームです。
YHP、HP、アジレントから引き継がれるインサーキットテスタのラインナップをご覧ください。
オフラインICTシステムにサードパーティーの機器を追加する従来のブリッジ型ハンドラーとは異なり、この一台でオフラインにもインラインにも対応させることが可能です。
キーサイトのi1000D SFP (Small Foot Print) ICTでは以下のような独自技術を提供し、PCBA製造品質の確保と歩留まり向上を両立します。
U9405B
マルチコア処理能力を活用し、並列テスト機能を備えた強化型Flexicore i1000 ICTシステム。
並列テスト機能を備えた強化されたキーサイト Flexicore i1000 ICTシステムは、以前のすべての機能を維持しながら、製造における主要な増加傾向に対応します。奥行きの増加と内蔵の計測器ラックにより、ICTとファンクションテストの両方を1つの自動システムに統合する準備ができています。
キーサイトのFlexicore i1000インラインICTは、いくつかの主要な独自の機能により、製品の品質を確保しながら、生産立ち上げの加速を支援します。
自動プログラム可能なコンベア幅調整機能、1mm精度の空圧式デュアルステージプレス、および並列テストに最適化された制御環境を備えた堅牢なメカニカルハンドラー設計により、キーサイトのFlexicoreは、動的に進化し、スループット集約型の生産ライン向けのオールインワンソリューションとしてお客様のニーズに応えます。
厳選されたサポートプランと、優先的な対応および迅速なターンアラウンドタイムにより、迅速なイノベーションを実現します。
予測可能なリースベースのサブスクリプションとフルライフサイクル管理ソリューションにより、ビジネス目標をより迅速に達成できます。
KeysightCareのサブスクライバーとして、コミットされた技術サポートなど、より質の高いサービスをご体験ください。
テストシステムが仕様どおりに動作し、ローカルおよびグローバルな標準に準拠していることを保証します。
社内での講師主導トレーニングやeラーニングにより、迅速に測定を実施できます。
キーサイトのソフトウェアをダウンロードするか、最新バージョンにアップデートしてください。
並列テストシステムは、複数のデバイスまたはボードアセンブリを順次ではなく同時にテストすることを可能にします。これにより、共有テストリソースを利用し、アイドル時間を削減し、テスターの利用率を最適化することでスループットが向上します。このアプローチは、大量生産において追加のテストステーションを必要とせずに、ボトルネックを最小限に抑え、効率を向上させます。並列テストはスケーラブルな構成もサポートしており、メーカーは需要に基づいて容量を調整できます。
サイトごとに独立したテストプランを分離して実行できる機能により、このようなシステムは、同じプラットフォーム上で異なる製品やテスト要件に対応する柔軟性を提供します。エンジニアは、機能テスト、インサーキットテスト、またはパラメトリックテストを同時に実行でき、テストカバレッジと精度を維持しながら、生産サイクルを加速できます。
並列テストアーキテクチャは、マルチボードパネルや類似のアーキテクチャを持つアセンブリをテストする際に特に価値があります。これは、高速で再現性があり、信頼性の高いテストが不可欠な民生用電子機器、車載ECU、および通信製品に最適です。
並列環境でテストの整合性を維持することは、正確で信頼性の高い結果を保証するために不可欠です。これを実現するために、適切に設計されたテストシステムは、各被試験ユニット (UUT) に対して電気的絶縁と独立した測定チャネルを採用しています。各サイトは、クロストークや干渉を防ぐために、専用の信号スイッチング、電源供給、および測定リソースを使用して自律的に動作します。ソフトウェアレベルの管理により、重複やエラーなしに適切なテストシーケンス、同期、およびデータロギングが保証されます。内蔵診断機能とリアルタイム監視機能は、各チャネルの状態を継続的に評価し、結果に影響を与える可能性のある異常を特定します。
さらに、サイト固有のキャリブレーションにより、負荷や信号の状態に関わらず、すべてのUUTで測定精度が保証されます。並列システムはまた、他のチャネルでの進行中のテストを中断することなく、故障したユニットを隔離するフェイルセーフメカニズムとエラー処理をサポートします。このアーキテクチャにより、並列テストにおける速度と効率の利点が、テスト結果の品質、再現性、またはトレーサビリティを損なうことはありません。
並列テストシステムはさまざまなテスト手法をサポートし、電子アセンブリの包括的な検証に適しています。一般的にサポートされるテストには、インサーキットテスト、機能テスト、パラメトリック測定、導通チェック、アナログ/デジタル信号検証が含まれます。このシステムは、組み込みコンポーネントのバウンダリスキャンテストおよびパワーオンセルフテストも実行できます。各チャネルは独立して構成でき、異なるボード設計またはリビジョンに対して個別のテストシーケンスを同時に実行できます。
さらに、このシステムは高速デジタル信号、ミックスドシグナル回路、およびUSB、CAN、イーサネットなどの通信インターフェースを処理できます。高度な信号スイッチングと計測器統合により、消費電力、クロック周波数、タイミングパラメータを検証できます。このプラットフォームの柔軟性により、オシロスコープやスペクトラムアナライザなどの外部計測器との統合が可能になり、テスト機能が拡張されます。
このシステムは、自動車、電気通信、家電、産業用制御アプリケーションなど、厳格で再現性のあるテストを必要とする業界に最適です。
並列テスト戦略を導入すると、慎重に管理する必要があるいくつかの複雑さが生じます。主な課題の1つは、複数のアクティブなテストサイト間での信号分離を確保し、干渉を回避することです。これには、慎重なハードウェア設計、シールド、および接地対策が必要です。もう1つの懸念は、複数のテストポイントからのデータフローの増加を管理することです。これは、適切にアーキテクチャされていない場合、従来のデータ処理システムを圧倒する可能性があります。
これに対処するため、効率的なテストシーケンスソフトウェアと高性能コンピューティングリソースがしばしば採用されます。エンジニアは、並行実行、条件分岐、サイト固有のテストプランをサポートするスクリプトとロジックを作成する必要があるため、テスト開発はより複雑になります。フィクスチャ設計も重要であり、フィクスチャの公差が低いと、接触不良や誤った結果につながる可能性があります。問題が特定のチャネルに限定される可能性があるため、マルチサイト環境での障害デバッグはより困難になる場合があります。信頼性の高い並列テスト運用を成功させるためには、徹底した検証、堅牢な診断、リアルタイム監視ツールが不可欠です。