Como analisar a cobertura de teste do Boundary-Scan
Analisar a cobertura do Boundary-Scan
A análise de cobertura de boundary scan requer a importação de dados esquemáticos, listas de redes e arquivos na Linguagem de Descrição de Boundary Scan (BSDL) para um fluxo de trabalho de análise de design para testabilidade (DFT). O processo avalia a conectividade dos nós, valida a configuração da cadeia de boundary scan e classifica as condições de cobertura, incluindo cobertura total, cobertura apenas para curtos-circuitos, cobertura apenas para aberturas, cobertura apenas para sinais de saída e cobertura parcial em conjuntos de placas de circuito impresso.
O fluxo de trabalho de design para testabilidade analisa as conexões entre dispositivos com e sem interface boundary-scan, identifica problemas de integridade de sinal causados por condições de fan-out e gera relatórios em nível de nó para revisão dos testes de fabricação. Os relatórios de cobertura oferecem uma visão detalhada do comportamento das interconexões, dos testes de conectores, da análise de pull-up e pull-down e da classificação de detecção de defeitos, a fim de apoiar o desenvolvimento de testes de produção para sistemas digitais complexos.
Solução de cobertura para Boundary-Scan
A análise de cobertura de boundary-scan requer a avaliação automatizada da conectividade dos nós, a detecção e classificação de defeitos e a geração de relatórios de design para testabilidade em conjuntos complexos de placas de circuito impresso. A solução oferece recursos abrangentes de análise e geração de relatórios de design para testabilidade que avaliam o comportamento dos nós, identificam a capacidade de cobertura de falhas e proporcionam uma visibilidade clara da conectividade de boundary-scan em projetos complexos de placas.
A solução utiliza o analisador de boundary scan da Keysight, juntamente com um software para importar dados esquemáticos, listas de redes e arquivos BSDL para verificação e análise de boundary scan. O software verifica a implementação do boundary scan, avalia a conformidade da configuração dos pinos e identifica possíveis problemas de integridade de sinal causados por condições de fan-out. Além disso, oferece visibilidade ao nível dos nós sobre a conectividade, o comportamento das interconexões e os resultados da análise de falhas, permitindo uma análise e resolução de problemas mais rápidas em projetos complexos de placas de circuito impresso.
Conheça os produtos da nossa solução de cobertura de Boundary-Scan
-
![]()
Pacote de licenças de execução M6801B x1149
-
![]()
Analisador de varredura de limites x1149
Descubra recursos e percepções
Recursos adicionais para cobertura de boundary-scan
Casos de uso relacionados
-
![]()
Saiba mais
Como caracterizar barramentos seriais
A caracterização de barramentos seriais em projetos incorporados requer a depuração e a correlação de transferências de dados com outras interações de sinais mistos. Saiba como depurar I2C, SPI, UART e outros barramentos seriais com um osciloscópio.
Saiba mais
-
![]()
Saiba mais
Como avaliar as características IV dos LEDs
A caracterização da corrente e da tensão (IV) para LEDs com eficiência energética exige a capacidade de gerá-las e medi-las simultaneamente. Saiba como avaliar as características de IV de dispositivos de dois e três terminais com uma unidade de fonte/medição.
Saiba mais
-
![]()
Saiba mais
Como testar semicondutores de amplo intervalo de banda
A caracterização de semicondutores WGB (wide-bandgap) exige o teste de parâmetros estáticos e dinâmicos para evitar perdas. Saiba como realizar testes JEDEC para dispositivos WBG, incluindo ligar/desligar, comutação e outros testes padronizados de forma repetitiva.
Saiba mais
Entre em contato com um de nossos especialistas
Precisa de ajuda para encontrar a solução certa para você?