バウンダリスキャン・テストのカバレッジを分析する方法

ウェブ見積

アプリケーションノートを表示

+ バウンダリスキャン ・アナライザー

バウンダリスキャン・カバレッジの分析

バウンダリスキャン・カバレッジ解析を行うには、回路図データ、ネットリスト、およびバウンダリスキャン記述言語（BSDL）ファイルを、テスト容易性設計（DFT）解析ワークフローにインポートする必要があります。このプロセスでは、ノードの接続性を評価し、バウンダリスキャン・チェーンの構成を検証するとともに、プリント基板アセンブリ全体におけるフルカバレッジ、ショートのみのカバレッジ、オープンのみのカバレッジ、ドライブのみのカバレッジ、および部分カバレッジといったカバレッジ条件を分類します。

テスト容易性設計（DFT）ワークフローでは、バウンダリスキャン対応デバイスと非バウンダリスキャン対応デバイス間の接続を分析し、ファンアウト条件によって引き起こされるシグナルインテグリティ上の課題を特定するとともに、製造テストのレビュー用にノードレベルのレポートを生成します。カバレッジレポートにより、相互接続の挙動、コネクタテスト、プルアップおよびプルダウン解析、欠陥検出の分類に関する詳細な可視性が提供され、複雑なデジタルシステムの生産テスト開発を支援します。

バウンダリスキャン・カバレッジ・ソリューション

バウンダリスキャン・カバレッジ解析では、複雑なプリント基板アセンブリ全体にわたるノードの接続性の自動評価、欠陥検出の分類、およびテスト容易性設計（DFT）レポートの作成が必要となります。本ソリューションは、包括的なテスト容易性設計（DFT）解析およびレポート作成機能を提供し、ノードの挙動を評価し、故障カバレッジ能力を特定するとともに、複雑な基板設計におけるバウンダリスキャンの接続性を明確に可視化します。

このソリューションでは、キーサイトのバウンダリスキャン・アナライザと専用ソフトウェアを活用し、回路図データ、ネットリスト、BSDLファイルをインポートして、バウンダリスキャンの検証と解析を行います。このソフトウェアは、バウンダリスキャンの実装を検証し、コンプライアンス・ピン構成を評価するとともに、ファンアウト条件によって引き起こされる可能性のあるシグナルインテグリティ上の問題を特定します。また、接続性、配線挙動、および故障解析結果についてノードレベルでの可視性を提供することで、複雑なプリント基板設計の解析とトラブルシューティングを迅速化します。

ウェブ見積