Come analizzare la copertura dei test boundary-scan
Analisi della copertura del Boundary-Scan
L'analisi della copertura boundary-scan richiede l'importazione di dati schematici, netlist e file BSDL (Boundary Scan Description Language) in un flusso di lavoro di analisi DFT (Design for Testability). Il processo valuta la connettività dei nodi, convalida la configurazione della catena boundary-scan e classifica le condizioni di copertura, tra cui copertura completa, copertura solo cortocircuiti, copertura solo interruzioni, copertura solo segnali di pilotaggio e copertura parziale, su tutti gli assemblaggi di circuiti stampati.
Il flusso di lavoro "Design-for-Testability" analizza le connessioni tra dispositivi boundary-scan e non boundary-scan, individua i problemi di integrità del segnale causati da condizioni di fan-out e genera report a livello di nodo per la revisione dei test di produzione. I report di copertura offrono una visione dettagliata del comportamento delle interconnessioni, dei test sui connettori, dell'analisi dei pull-up e dei pull-down e della classificazione dei difetti individuati, a supporto dello sviluppo dei test di produzione per sistemi digitali complessi.
Soluzione per la copertura del Boundary-Scan
L'analisi della copertura boundary-scan richiede una valutazione automatizzata della connettività dei nodi, la classificazione dei difetti rilevati e la generazione di report sulla testabilità del progetto in assemblaggi complessi di circuiti stampati. La soluzione offre funzionalità complete di analisi e reportistica sulla testabilità del progetto che valutano il comportamento dei nodi, identificano le capacità di copertura dei guasti e forniscono una chiara visibilità sulla connettività boundary-scan in progetti di schede complessi.
La soluzione utilizza l'analizzatore boundary scan di Keysight insieme a un software che consente di importare dati schematici, netlist e file BSDL per la verifica e l'analisi boundary scan. Il software verifica l'implementazione boundary scan, valuta la conformità della configurazione dei pin e individua potenziali problemi di integrità del segnale causati dalle condizioni di fan-out. Offre inoltre una visione a livello di nodo della connettività, del comportamento delle interconnessioni e dei risultati dell'analisi dei guasti, consentendo un'analisi e una risoluzione dei problemi più rapide nei progetti complessi di circuiti stampati.
Scopri i prodotti della nostra soluzione di copertura Boundary-Scan
-
![]()
Pacchetto di licenze Runtime M6801B x1149
-
![]()
x1149 Analizzatore a scansione limite
Scoprire risorse e approfondimenti
Risorse aggiuntive per la copertura del boundary-scan
Casi d'uso correlati
-
![]()
Per saperne di più
Come massimizzare l'efficienza e la linearità degli amplificatori di potenza
La massimizzazione della linearità dell'amplificatore di potenza (PA), pur mantenendo l'efficienza, richiede una tecnica di linearizzazione chiamata pre-distorsione digitale (DPD). Per fornire prestazioni ottimali, la tecnica DPD richiede la generazione di segnali vettoriali calibrati a banda larga e l'analisi del segnale.
Per saperne di più
-
![]()
Per saperne di più
Come valutare le caratteristiche IV dei LED
La caratterizzazione della corrente e della tensione (IV) per i LED ad alta efficienza energetica richiede la capacità di generarle e misurarle simultaneamente. Scoprite come valutare le caratteristiche IV dei dispositivi a due e tre terminali con un'unità sorgente/misura.
Per saperne di più
-
![]()
Per saperne di più
Come testare i semiconduttori ad ampio bandgap
La caratterizzazione dei semiconduttori wide-bandgap (WGB) richiede la verifica di parametri statici e dinamici per evitare perdite. Scoprite come eseguire in modo ripetitivo i test JEDEC per i dispositivi WBG, tra cui accensione/spegnimento, commutazione e altri test standardizzati.
Per saperne di più
Mettetevi in contatto con uno dei nostri esperti
Avete bisogno di aiuto per trovare la soluzione giusta per voi?