Cómo analizar la cobertura de las pruebas de escaneo de límites
Analizar la cobertura del escaneo de límites
El análisis de cobertura de Boundary-scan requiere importar datos esquemáticos, listas de redes y archivos en lenguaje de descripción de Boundary-scan (BSDL) a un flujo de trabajo de análisis de diseño para la testabilidad (DFT). El proceso evalúa la conectividad de los nodos, valida la configuración de la cadena de Boundary-scan y clasifica las condiciones de cobertura, incluyendo la cobertura completa, la cobertura solo de cortocircuitos, la cobertura solo de circuitos abiertos, la cobertura solo de señales de salida y la cobertura parcial en los conjuntos de placas de circuito impreso.
El flujo de trabajo de diseño orientado a la testabilidad analiza las conexiones entre dispositivos con y sin tecnología boundary-scan, identifica los problemas de integridad de la señal provocados por condiciones de fan-out y genera informes a nivel de nodo para la revisión de las pruebas de fabricación. Los informes de cobertura ofrecen una visión detallada del comportamiento de las interconexiones, las pruebas de conectores, el análisis de resistencias pull-up y pull-down, y la clasificación de la detección de defectos, con el fin de facilitar el desarrollo de pruebas de producción para sistemas digitales complejos.
Solución de cobertura de Boundary-Scan
El análisis de la cobertura de boundary-scan requiere una evaluación automatizada de la conectividad de los nodos, la clasificación de la detección de defectos y la elaboración de informes sobre el diseño para la testabilidad en conjuntos complejos de placas de circuito impreso. La solución ofrece capacidades integrales de análisis y generación de informes sobre el diseño para la testabilidad que evalúan el comportamiento de los nodos, identifican las capacidades de cobertura de fallos y proporcionan una visión clara de la conectividad de boundary-scan en diseños complejos de placas.
La solución utiliza el analizador de escaneo de límites de Keysight junto con un software que permite importar datos esquemáticos, listas de redes y archivos BSDL para la verificación y el análisis mediante escaneo de límites. El software verifica la implementación del escaneo de límites, evalúa la conformidad de la configuración de pines e identifica posibles problemas de integridad de la señal provocados por condiciones de fan-out. Además, ofrece una visión a nivel de nodo de la conectividad, el comportamiento de las interconexiones y los resultados del análisis de fallos, lo que permite un análisis y una resolución de problemas más rápidos en el diseño de placas de circuito impreso complejas.
Descubre los productos de nuestra solución de cobertura de Boundary-Scan
-
![]()
x1149 Analizador de barrido de límites
-
![]()
Paquete de licencias de ejecución M6801B x1149
Descubra recursos e información
Recursos adicionales sobre la cobertura del escaneo de límites
Casos prácticos relacionados
-
![]()
Más información
Cómo realizar pruebas de barrido de frecuencia durante la fase de diseño
Realice pruebas de barrido de frecuencia con los generadores de funciones y formas de onda Expert durante la fase de diseño para evaluar la respuesta del circuito en un rango definido.
Más información
-
![]()
Más información
Cómo comprobar la recuperación del sistema tras una pérdida de señal
Comprueba la capacidad de recuperación del sistema ante caídas de señal utilizando los generadores de funciones y formas de onda Expert en condiciones de laboratorio reproducibles.
Más información
-
![]()
Más información
Cómo realizar pruebas de vida útil (LIV) en VCSEL
Realice mediciones precisas de la vida útil (LIV) de los VCSEL utilizando canales SMU pulsados sincronizados para la caracterización de dispositivos ópticos.
Más información
Póngase en contacto con uno de nuestros expertos
¿Necesita ayuda para encontrar la solución adecuada para usted?