W2317EP DDR 匯流排模擬器分散式運算 8 個一組

先進設計系統（ADS）雙倍資料速率（DDR）匯流排模擬器分散式運算 8 個一組，可在連接分散式運算叢集的工作站上，加速信號完整性的批次模式參數掃描。幫助信號完整性設計人員在同性能的工作站上，以傳統單節點運算六到八倍的速度執行掃描。授權以八個為單位的進行「疊加」，以達到更好的加速效果。此產品（以及所需之 W2312 暫態卷積分散式運算 8 個一組產品）可加快以下三種組合的參數掃描：1）含暫態模擬器的批次模擬控制器 2）含 DDR 匯流排模擬器的批次模擬控制器 3）含通道模擬器的批次模擬控制器。

圖 1：DDR 匯流排模擬器分散式運算 8 個一組，由先進設計系統（ADS）安裝選單的 Simulation Manager 分頁控制。此電路圖包含參數掃描，並由批次模擬控制器負責控制 DDR 匯流排模擬器。

註：DDR 匯流排模擬器分散式運算 8 個一組目前只支援以下配置：

1. 執行 Linux 的工作站。
2. 分散式運算節點以 Load Sharing Facility（LSF）或 Sun Grid Engine 執行的 Linux。