Modular Systems

• クレストファクターが4を超えるランダムレベル干渉
• 正弦波レベル干渉
• コモンモードおよび差動モード
• 最大32 GHzまで調整可能な帯域幅
• バランを避けるための4つの差動出力チャネル
• 1 Vpp（シングルエンド）または2 Vpp（差動）まで調整可能な振幅
• M8040A 高性能BERTと組み合わせて構成できる1スロットのAXIeモジュール
• M8000シリーズBERテストソリューション用のM8070B システムソフトウェアによるグラフィカル・ユーザー・インタフェースおよびリモート制御

Keysight M8054A 干渉源を使用して、最大64 G baudのシンボルレートをサポートする高速デジタルレシーバーのテスト向けに、再現性の高い正確なレベルの障害を出力できます。

ターゲットアプリケーション：
PCIe® 4/5、OIF CEI-56G、IEEE802.3 bs/bj/cd/by、SASなどの高速デジタルインタフェースを備えたデバイス用レシーバーテスト。

アプリケーション

• 可搬型アプリケーション（ラック・マウントも可能）

機能

• AXIe測定器モジュール用スロットを2つ装備
• 組み込みAXIeシステム・モジュール
• ハイ・パワー、1スロットあたり200 Wの冷却能力

性能特性

• ギガビットLAN
• システム・コントローラへのGen 2 PCIe x8インタフェースにより、外部コントローラとの間で最大4 GB/sのデータ・レートを実現
• 各モジュール・スロットへのGen 2 PCIe x4リンク（最大2 GB/sのデータ・レート）
• 各モジュール・スロットとの間の62個のローカル・バス・ライン

M9502A AXIeシャーシは、AXIe 1.0仕様に完全に準拠しています。AXIe測定器モジュール用のスロットを2つ備え、測定器スロットを占有しない組み込みシステム・モジュールを装備しています。システム・モジュールは、外部コントローラとの接続用に、ギガビットLANとGen 2 x8 PCIeのインタフェースを備えています。標準のシャーシ間同期コネクタも用意されています。M9502Aのローカル・バスは、AXIe仕様で許容されている最大値の62ペアを実装しています。M9502AとM9048A PCIeデスクトップ・アダプタを組み合わせることで、システム帯域幅を最大にできます。

M9502Aは、AXIeの高性能を必要とする可搬型アプリケーションに最適です。ラックへの設置も可能であり、ラック・スペースを最小化するために測定器モジュール・スロットは横に配列されています。この配列と、高性能の冷却システムにより、シャーシはわずか2Uのラック・スペースに収容できます。M9502Aはメンテナンスも容易なように設計されていて、電源とファン・トレイはシャーシをラックに入れたまま取り外すことができます。
 

アプリケーション

• ラック・マウントまたはテーブル上

機能

• AXIe測定器モジュール用スロットを5つ装備
• 組み込みAXIeシステム・モジュール
• ハイ・パワー、1スロットあたり200 Wの冷却能力

性能特性 

• ギガビットLAN
• システム・コントローラへのGen 2 PCIe x8インタフェースにより、外部コントローラとの間で最大4 GB/sのデータ・レートを実現
• 各モジュール・スロットへのGen 2 PCIe x4リンク（最大2 GB/sのデータ・レート）
• 各モジュール・スロットとの間の62のローカル・バス・ライン

M9505A AXIeシャーシは、AXIe 1.0仕様に完全に準拠しています。AXIe測定器モジュール用のスロットを5つ備え、測定器スロットを占有しない組み込みシステム・モジュールを装備しています。システム・モジュールは、外部コントローラとの接続用に、ギガビットLANとGen 2 x8 PCIeのインタフェースを備えています。標準のシャーシ間同期コネクタも用意されています。M9505Aのローカル・バスは、AXIe仕様で許容されている最大値の62ペアを実装しています。M9505AとM9048A PCIeデスクトップ・アダプタを組み合わせることで、システム帯域幅を最大にできます。

ラック・スペースを最小化するため、測定器モジュール・スロットは横に配列されています。この配列と、高性能の冷却システムにより、シャーシはわずか4Uのラック・スペースに収容できます。M9505Aはメンテナンスも容易なように設計されていて、電源とファン・トレイはシャーシをラックに入れたまま取り外すことができます。 

• レシーバーの正確で再現性の高い特性評価のために、約4～26 dBの広範なチャネル損失を符号間干渉(ISI)トレースでエミュレートします。
• 最大64 Gbdのシンボルレートに適した1.85 mmコネクタ付き6本のトレース（M8067A-001および-002、各ボードに3組のトレースペア付き）
• 最大120 Gbdのシンボルレートに適した1.0 mmコネクタ付き6本のトレース（M8067A-003、-004、-005、各ボードに2組のトレースペア付き）
• 小型で、テストベンチに垂直および水平に設置できるメカニカルブラケットにより、電磁波からの感受性を最小限に抑制
• s-パラメータを個別にダウンロードすることで、テスト環境への組み込みが容易に

最大64 GBdおよび120 GBdまでのレシーバーの正確で再現性のある特性評価のためのチャネル損失をエミュレートできます。

M8067A ISIチャネルボードは、サーバーやデータセンターのネットワークインタフェースで使用される高速デジタルレシーバーの特性評価に、幅広いチャネル損失をエミュレートするために使用することができます。 ISIチャネルボードは、最大64 GBdおよび120 Gbdのシンボルレートに対するチャネルロスをエミュレートするために使用できるように設計されています。 信号経路には、長さの異なる12種類のプリント基板トレースから選んで挿入することができます。

対象のアプリケーション：

• レシーバーの耐性テストでチャネル損失をエミュレートするのは、以下の通りです：
  • PCI Express 6.0 および 7.0 (64 および 128 GT/s)
  • OIF CEI-112Gおよび-224G電気インタフェース
  • IEEE 802.3ckおよび802.3djイーサネットバックプレーン、ケーブルおよびチップ間、チップとモジュールのインタフェース

• J-BERT M8020Aのデータレートを最大32.4 Gb/sまで拡張
• より高いデータレートのテストに対応する完全統合機能
• 調整可能なシンボル間干渉(ISI)を内蔵し、エンジニアはケーブルを移動することなく、広い範囲のチャネル損失に対して迅速にテストが可能
• アナライザイコライゼーション機能を内蔵し、ループバックチャネルのアイを開いて正確なBER測定を実現
• 内蔵の8タップディエンファシス機能により、トランスミッター動作をエミュレートし、テストセットアップをディエンベッドすることができます。
• 100G以降のテストの効率と精度の向上
• 25GBASE-KRおよび100GBASE-KR4用の対話型TxEQトレーニング
• J-BERT M8020A 高性能BERTによる制御

M8062A 32 Gb/sモジュールは、J-BERT M8020Aの高性能BERTを32.4 Gb/sまでのデータレートで汎用性の高いジェネレーターおよびアナライザ機能で拡張します。 新たに統合された機能は、次世代のデータセンターおよび長距離通信アプリケーション向けのデバイスやシステムの特性評価を必要とする研究開発エンジニアやテストエンジニアのテストを効率化します。 シンボル間干渉生成、クロック・データ・リカバリ、アナライザイコライゼーションなどの機能を完全に統合し、デバイスの特性評価やコンプライアンステストを大幅に向上させ、テストセットアップを簡素化します。 M8062Aは2スロットのAXIeモジュールで、J-BERT M8020Aの統合ユーザーインタフェースからUSB経由で、あるいはリモート・プログラミング・コマンドから制御することができ、テストの自動化を可能にします。

M8062Aのアプリケーション例：

• 100GBASE-LR4、-SR4、-ER4などの光トランシーバー、32Gファイバーチャネル
• SERDESやOIF CEIなどのチップ間インタフェース
• バックプレーン、100GBASE-KR4、-CR4 などのケーブル
• SAS-4レシーバーテスト
• Thunderbolt 20Gとアクティブ光ケーブル

• 2個のISIチャネルのカスケード接続により、細かいステップでさまざまなチャネル損失のエミュレートが可能
• 約203、229、279、330 mmの4個の短いISIチャネル(M8048A-001)
• 約356、406、610、864 mmの4個の長いISIチャネル(M8048A-002)
• 差動チャネル
• 小型で被試験デバイスの近くに設置可能

M8048A ISI チャネル ISIチャネルを使用すれば、チャネル損失をレシーバ・テスト・セットアップ内でエミュレートできます。 長さが異なる8個のプリント基板トレースから選択して信号経路に挿入できます。 8個のトレースの長さは、7.7インチ（196 mm）から34.4インチ（874 mm）の範囲です。 1つのボックス内または別のボックスとトレースをカスケード接続することによって、さまざまなチャネルを非常に細かいステップでエミュレートすることができます。 小型なため、ISIチャネルを被試験デバイスに近づけて設置できます。 カスケード接続可能なISIチャネルは、SATA、DisplayPort、PCI Express、HDMI用のキーサイトのコンプライアンスチャネルによって補完されます。

キーサイトのモジュール計測器についての詳細

デザインの実際の性能を確認

• NRZ信号で最大21 dB、PAM4信号で最大10 dBのバックチャネルリーチまで拡張
• CTLEとリニア出力ドライバ
• M8070Bソフトウェアに統合
• USB-Cによる制御と電源供給
• 対象アプリケーションは、PCI Express（R）、CCIX、SAS、OIF CEI、IEEE 802.3
• 最大仕様ボーレートは、32 Gbaud

M8047Bリドライバは、バックチャネルの損失が使用するエラー検出器の等化能力を超えるデバイスをテストすることができます。 連続時間リニアイコライザーとリニア出力ドライバを通して、エラー検出器への信号を均等化し、上昇させます。 最大32 GbaudのNRZおよびPAM4信号で動作します。 M8047Bは、内蔵のイコライザーM8041A、M8051A、M8046Aエラー検出器を補完します。

M8047Bを使用するには、M8070Bソフトウェアのバージョン9.1以上とM8000 BERTシリーズAXIeモジュールまたはM8195A、M8196A、M8194AまたはM8199A任意波形発生器(AWG)AXIeモジュールが必要です。

アプリケーション

• 航空宇宙／防衛
• 通信
• エレクトロニクステスト
• 高エネルギー物理学

機能

• AXIe測定器モジュール向けに5スロットを提供
• 内蔵AXIeシステムモジュール
• ハイパワー、1スロットあたり最大300 Wの冷却能力
• GPS同期およびタイムスタンプ（オプション）

性能特性

• シャーシの外部コントローラーへの接続および複数シャーシのインターコネクトに対応できる構成可能なデュアルポートのGen 3 PCIeインタフェース（構成により最大16 GB/sのデータレートを実現可能）
• 各モジュールスロットへのGen 3 PCIe x16リンク（最大16 GB/sデータレート）
• ThunderboltTM3インタフェースにより、Thunderbolt搭載のラップトップやデスクトップコンピューターへの代替接続を選択可能

Keysight M9506Aは、要求の厳しいモジュラーアプリケーションに最適な高性能AXIeシャーシです。シャーシはAXIe 1.0 Rev 3.0のWide-AXIe規格に準拠しています。M9506Aは、AXIe測定器モジュール用に5スロット（1スロットあたり最大300 W）を提供します。また、測定器スロットを占有しないエンベディッド・システム・モジュールを搭載しています。エンベディッド・システム・モジュール(ESM)が提供するGen 3 x8/x16 PCIe®インタフェースによって、シャーシを外部コントローラーに接続したり、複数シャーシを使用してシステムを拡張したりできます。ラックスペースを最小限に抑えるために、モジュールスロットは水平に配置しています。新しい冷却設計により、シャーシは最も静かなAXIeシャーシを実現しています。

M9506A-GPSオプションは、フロントパネルの外部アンテナポートによりGPS同期機能を追加します。これは、正確な1 PPSを出力可能で、10/100 MHzの基準をクロックにロックできます。PPS信号をトリガI/Oに伝搬させて、トリガイベントにタイムスタンプを付加することができます。緯度、経度、高度などの他のGPS情報も提供されます。

• 符号間干渉(IS)トレースにより、高解像度で幅広いチャネル損失をエミュレート
• 5つの短い（1.4インチから5.5インチ）、9つの中程度（0.8インチから7.95インチ）、および7つの長いトレース（9.05インチから22.25インチ）を備えた3つのISIボード、 トレースはカスケードが可能
• 既知のS21パラメータでRogers 4350Bおよび6台のMegtronプリント基板材料
• 差動チャネル
• 32 Gbaud以上のシンボルレートに対応
• 小型

M8049A ISIチャネル基板は、レシーバーのテストセットアップにおいてチャネル損失をエミュレートするために使用可能です。 このボードは、32 Gb/s以上のデータレートのチャネル損失をエミュレートするために使用されます。 長さが異なる21個のプリント基板トレースから選択して信号経路に挿入できます。 トレースの長さは、0.8インチ（20.3 mm）から22.3インチ（566.4 mm）の範囲です。 1枚の基板内または別の基板とトレースをカスケード接続することによって、広範囲のチャンネルを挿入損失のステップの非常に高い分解能でエミュレートすることが可能です。 ISIチャネル基板は小型で、被試験デバイスの近くに設置することができます。

M8049A ISIチャネル基板は、M8020A統合調整可能なISI機能、最大16 Gb/sのデータレート用のM8048A ISIチャネル、SATA (N4915-60001), DisplayPort (N1915A-006)、PCI Express® 3.0 (N4915A-014) の専用コンプライアンスチャネルで補完されます。

対象となるアプリケーション：
PCIe® 4/5、OIF CEI-56G、IEEE802.3 bs / bj / cd / by、SASおよびその他の高速デジタルインタフェースを搭載した機器のレシーバーテスト。

機能性

• 最大12.5 GHzの帯域幅を持つ最高性能のストリーミングデジタイザ
• 生データまたはデジタルダウンコンバートされたサンプルを、互換性のあるストレージ、DSP、AWGデバイスまたはカスタムハードウェアにフルレートでギャップのないストリーミングが可能
• 2U AXIeモジュールに最大4チャネル搭載可能

性能

• 10ビット分解能
• 1、2、または4チャネル、6.5 GHz帯域幅、16 GSa/s
• 1または2チャネル、12.5 GHz帯域幅、32 GSa/s
• モジュールあたり2 Gバイトの捕捉メモリ
• スプリアスフリー・ダイナミック・レンジ(SFDR) －67 dBc、1 GHz

M8131Aは、最大12.5 GHzの帯域幅、優れた信号忠実度、無制限のギャップレスキャプチャというユニークな組み合わせを提供しています。 M8131Aは、デジタイズされた生のサンプルまたはデジタルダウンコンバートされたI/Qサンプルを、光データインタフェースを介して最大160 Gb/sのレートでストリーミングすることができます。 M8131AのFPGA内では、周波数応答と位相応答がリアルタイムにイコライズされます。

J-BERT M8020A High-Performance BERT

The high-performance Keysight J-BERT M8020A enables fast, accurate receiver characterization of single- and multi-lane devices running up to 16 or 32 Gb/s.

With today’s highest level of integration, the M8020A streamlines your test setup. In addition, automated in situ calibrations of signal conditions ensures accurate and repeatable measurements. Through interactive link training, it can behave like the link partner of your device under test. The J-BERT M8020A will accelerate insight into your design.

Target Applications

The M8020A is designed for research and development engineers and test engineers who characterize and verify compliance of chips, devices, boards, and systems with serial I/O ports up to 16 Gb/s and 32 Gb/s. The M8020A can be used to test popular serial bus standards, such as PCI Express, USB, MIPI M-PHYTM, SATA/SAS, DisplayPort, SD UHS-II, Fibre Channel, memory buses, backplanes, repeaters, active optical cables, Thunderbolt, 10 GbE, 100 GbE (optical and electrical), SFP+, CFP2/4 transceivers, and CEI.

• Data rates up to 8.5/ 16 Gb/s for pattern generator and error detector
• Expandable to 32 Gb/s with M8062A, 32 Gb/s BERT front-end
• Integrated and calibrated jitter injection: RJ, PJ1, PJ2, SJ, BUJ, sinusoidal interference (common-mode and differential-mode), SSC (triangular and arbitrary, residual)
• 8-tap de-emphasis (positive and negative) up to 20 dB
• Integrated and adjustable ISI for loss emulation
• Interactive link training for SAS-3, USB 3.0/3.1 and PCI Express supporting 8 GT/s and 16 GT/s
• Interactive TxEQ training for IEEE 10GBASE-KR, 25GBASE-KR, and 100GBASE-KR4
• Built-in clock data recovery and equalization
• System integration with M8070A software for M8000 BER series
• Seamless operation with BERT/scope and arbitrary waveform generators

• Symbol rates from 2 to 120 GBd
  
• Support for non-return-to-zero (NRZ), PAM3, PAM4, PAM6, and PAM8 line coding
  
• Built-in seven tap de-emphasis for improved channel loss compensation
  
• Transition time at < 5 ps and < 100 fs root mean square (RMS) intrinsic random jitter
  
• Jitter injection integrated and calibrated for receiver tolerance testing RJ, PJ1, PJ2, BUJ, sRJ, clk / 2
  
• Error Analysis up to 64 Gbaud PAM4 in real-time with integrated clock recovery and powerful equalization
• Flexible solution with software license upgradeable functionality
  

Target Applications

The M8050A helps engineers design and characterize chips, devices, transceiver modules, sub-components, boards, and systems. Quickly test serial I/O ports operating at data rates up to 120 GBd across the server, computing, data center, and communication industries. Combining the M8050A BERT with a Keysight UXR-Series 80 GHz oscilloscope gives you a full 1.6T receiver and transmitter test solution to assess your Ethernet systems.