ハイライト

  • レシーバーの正確で再現性の高い特性評価のために、約4~26 dBの広範なチャネル損失を符号間干渉(ISI)トレースでエミュレートします。
  • 最大64 Gbdのシンボルレートに適した1.85 mmコネクタ付き6本のトレース(M8067A-001および-002、各ボードに3組のトレースペア付き)
  • 最大120 Gbdのシンボルレートに適した1.0 mmコネクタ付き6本のトレース(M8067A-003、-004、-005、各ボードに2組のトレースペア付き)
  • 小型で、テストベンチに垂直および水平に設置できるメカニカルブラケットにより、電磁波からの感受性を最小限に抑制
  • s-パラメータを個別にダウンロードすることで、テスト環境への組み込みが容易に

最大64 GBdおよび120 GBdまでのレシーバーの正確で再現性のある特性評価のためのチャネル損失をエミュレートできます。

M8067A ISIチャネルボードは、サーバーやデータセンターのネットワークインタフェースで使用される高速デジタルレシーバーの特性評価に、幅広いチャネル損失をエミュレートするために使用することができます。 ISIチャネルボードは、最大64 GBdおよび120 Gbdのシンボルレートに対するチャネルロスをエミュレートするために使用できるように設計されています。 信号経路には、長さの異なる12種類のプリント基板トレースから選んで挿入することができます。

対象のアプリケーション:

  • レシーバーの耐性テストでチャネル損失をエミュレートするのは、以下の通りです:
    • PCI Express 6.0 および 7.0 (64 および 128 GT/s)
    • OIF CEI-112Gおよび-224G電気インタフェース
    • IEEE 802.3ckおよび802.3djイーサネットバックプレーン、ケーブルおよびチップ間、チップとモジュールのインタフェース
Line Coding
n/a
Line Coding
n/a
さらに表示
Line Coding:
n/a
M8067A 画像

M8067Aに関心をお持ちいただけましたか。

ご要望、ご質問はございませんか。