展示会
高速デジタル設計における不確実性の解消 ― 層ごとに
高速リンクの性能が低下した場合、問題が送信機、受信機、伝送路、測定設定、あるいは利用可能な動作マージンのいずれにあるかを、どのように判断すればよいでしょうか？
データ転送速度が向上するにつれ、性能制限の真の原因を特定することはますます困難になっています。シグナルインテグリティの劣化、チャネル効果、測定環境の制約、設計マージンの縮小などは、いずれも予期せぬ動作の原因となり得ます。アイダイアグラムの解析、ジッター成分の分離、チャネルの特性評価、測定結果の相関分析、あるいは断続的なリンク障害のトラブルシューティングを行う場合であっても、直面する課題は往々にして同じです。それは、症状と根本原因を区別することです。
今年10月、キーサイトのデジタル分野の専門家をミュンヘンに招き、PCIe、イーサネット、および自動車用SerDesアプリケーションにおける根本原因分析、チャネル特性評価、測定相関、マージン分析について、実証済みのアプローチを探求する実践的なセミナーを開催します。実際の事例を通じて、エンジニアがシステムの挙動についてより深い洞察を得て、設計、検証、およびデバッグに関する意思決定の確信を高める方法を学びましょう。
次世代PCIeシステムの開発、自動車用SerDesリンクの検証、あるいは困難なシグナルインテグリティの問題のトラブルシューティングなど、どのような場面においても、本セミナーではすぐに実践できる実用的な知見を提供します。各セッションの詳細をご覧になるほか、この1日イベントへの無料参加パスを申し込むには、こちらをクリックしてください。プレゼンテーションに加え、休憩時間やセッション終了後には、Keysightの専門家と直接話し、ご自身の設計、検証、トラブルシューティングに関する課題について相談できる機会も設けられています。
PCIe、イーサネット、自動車用SerDes、PAM4、NRZ、その他の高速シリアルインターフェースを扱う、シグナルインテグリティエンジニア、ハードウェア設計者、検証・テストエンジニア、システムアーキテクト、コンプライアンスエンジニアなど、高速デジタルシステムの設計、検証、テスト、およびトラブルシューティングに携わるエンジニア。
何をお探しですか？