High-Speed Digital Design - Layer by Layer

Über diese Veranstaltung

Beseitigung von Unsicherheiten im Hochgeschwindigkeits-Digitaldesign – Schicht für Schicht

Wenn eine Hochgeschwindigkeitsverbindung nicht die erwartete Leistung erbringt, wie lässt sich feststellen, ob das Problem am Sender, Empfänger, Kanal, Messaufbau oder der verfügbaren Betriebsreserve liegt?

Mit steigenden Datenraten wird es zunehmend schwieriger, die wahre Ursache von Leistungseinschränkungen zu ermitteln. Signalintegritätsbeeinträchtigungen, Kanaleffekte, Einschränkungen des Messaufbaus und abnehmende Auslegungsreserven können allesamt zu unerwartetem Verhalten beitragen. Ob Sie Augendiagramme analysieren, Jitter-Komponenten trennen, Kanäle charakterisieren, Messungen korrelieren oder intermittierende Verbindungsfehler beheben – die Herausforderung ist oft dieselbe: Symptome von den eigentlichen Ursachen zu unterscheiden .

Im Oktober bringen wir die Digitalexperten von Keysight nach München zu einem praxisorientierten Seminar. Dort werden bewährte Methoden zur Ursachenanalyse, Kanalcharakterisierung, Messkorrelation und Margenanalyse für PCIe-, Ethernet- und Automotive-SerDes-Anwendungen vorgestellt. Anhand von Beispielen aus der Praxis erfahren Sie, wie Ingenieure tiefere Einblicke in das Systemverhalten gewinnen und ihre Entscheidungen in den Bereichen Design, Validierung und Fehlersuche sicherer treffen können.

Ob Sie PCIe-Systeme der nächsten Generation entwickeln, SerDes-Verbindungen für die Automobilindustrie validieren oder komplexe Signalintegritätsprobleme beheben – dieses Seminar bietet Ihnen praxisnahe Einblicke, die Sie sofort anwenden können. Klicken Sie hier, um mehr über die einzelnen Sessions zu erfahren und sich für Ihre kostenlose Eintrittskarte für diese eintägige Veranstaltung anzumelden. Neben den Präsentationen haben Sie in den Pausen und am Ende der Veranstaltung die Möglichkeit, sich direkt mit Keysight-Experten über Ihre Herausforderungen in den Bereichen Design, Validierung und Fehlerbehebung auszutauschen.