Como detectar defeitos na ligação de fios após o moldagem

+ Testador de Estruturas Elétricas

Inspeção da integridade das ligações por fio na linha de produção

A inspeção de semicondutores pós-moldagem requer a detecção de defeitos físicos na ligação por fio que podem não ser identificados pelos testes convencionais de circuito aberto/curto-circuito. Deformações como flacidez do fio, fios deslocados e quase-curto-circuitos podem comprometer a integridade do pacote sem produzir circuitos abertos ou curtos-circuitos elétricos mensuráveis, permitindo que dispositivos defeituosos continuem no fluxo de produção. O processo de inspeção requer um método de triagem não destrutivo capaz de avaliar cada dispositivo na fabricação em grande volume.

Os testes elétricos estruturais medem as alterações nas características elétricas do pacote para identificar anomalias estruturais após a moldagem e antes do teste funcional. A triagem em linha de alto rendimento, a geração automatizada de limites e a detecção estatística de valores atípicos permitem a identificação rápida de dispositivos com defeito, ao mesmo tempo em que se integram a manipuladores automatizados e sistemas de execução de fabricação para dar suporte à montagem de semicondutores em escala de produção.

Solução para inspeção de ligações por fio após o processo de moldagem

A inspeção de ligações por fio após o moldagem requer um sistema de triagem elétrica de alto rendimento, capaz de detectar defeitos estruturais sem danificar os dispositivos encapsulados. O Testador Elétrico Estrutural da Keysight utiliza a tecnologia Nano Vectorless Test Enhanced Performance (nVTEP) para identificar valores atípicos elétricos associados a deformações nas ligações por fio, incluindo quase-curto-circuitos, fios flácidos e fios deslocados. O sistema oferece suporte a testes paralelos de múltiplos dispositivos, geração automatizada de programas de teste, algoritmos estatísticos adaptativos, como o Teste de Média Dinâmica de Peças (DPAT), o Teste de Média em Tempo Real de Peças (RPAT) e o Teste de Repetição Marginal (MaRT), além da geração automatizada de limites utilizando Unidades Conhecidas como Boas (KGUs). Ele se integra a manipuladores de tira e de “pick-and-place” e suporta comunicação SECS/GEM para conectividade com o sistema de execução de fabricação, permitindo uma implantação em linha eficiente em linhas de montagem de semicondutores de alto volume.

Pedir cotação