Come individuare i difetti nei collegamenti a filo dopo la formatura

Collaudatore elettrico strutturale
+ Tester per strutture elettriche

Verifica in linea dell'integrità dei collegamenti a filo

L'ispezione dei semiconduttori post-stampaggio richiede l'individuazione di difetti fisici nei collegamenti dei fili che potrebbero non essere rilevati dai tradizionali test di apertura/cortocircuito. Deformazioni quali l'abbassamento dei fili, i fili spostati e i quasi-cortocircuiti possono compromettere l'integrità del pacchetto senza produrre aperture o cortocircuiti elettrici misurabili, consentendo ai dispositivi difettosi di proseguire nel processo produttivo. Il processo di ispezione richiede un metodo di screening non distruttivo in grado di valutare ogni singolo dispositivo nella produzione su larga scala.

I test strutturali elettrici misurano le variazioni delle caratteristiche elettriche del contenitore per individuare anomalie strutturali dopo lo stampaggio e prima del test funzionale. Lo screening in linea ad alta produttività, la generazione automatica dei limiti e il rilevamento statistico dei valori anomali consentono di identificare rapidamente i dispositivi difettosi, integrandosi al contempo con sistemi di movimentazione automatizzati e sistemi di esecuzione della produzione per supportare l'assemblaggio di semiconduttori su scala industriale.

Soluzione per l'ispezione dei collegamenti a filo dopo lo stampaggio

L'ispezione dei collegamenti a filo post-stampaggio richiede un sistema di screening elettrico ad alta produttività in grado di rilevare difetti strutturali senza danneggiare i dispositivi incapsulati. Il tester strutturale elettrico di Keysight utilizza la tecnologia Nano Vectorless Test Enhanced Performance (nVTEP) per identificare valori elettrici anomali associati a deformazioni dei collegamenti a filo, tra cui quasi-cortocircuiti, fili afflosciati e fili spostati. Il sistema supporta il test in parallelo di più dispositivi, la generazione automatica di programmi di test, algoritmi statistici adattivi quali il Dynamic Part Averaging Test (DPAT), il Real-time Part Averaging Test (RPAT) e il Marginal Retry Test (MaRT), nonché la generazione automatica di limiti tramite Known Good Units (KGU). Si integra con i sistemi di gestione strip e pick-and-place e supporta la comunicazione SECS/GEM per la connettività con i sistemi di esecuzione della produzione, consentendo un’efficiente implementazione in linea all’interno di linee di assemblaggio di semiconduttori ad alto volume.

Vedi lo schema a blocchi della soluzione per l'ispezione dei collegamenti a filo post-stampaggio

Schema a blocchi della soluzione per l'ispezione dei collegamenti a filo dopo lo stampaggio

Scopri i prodotti della nostra soluzione per l'ispezione dei collegamenti a filo post-stampaggio

Casi d'uso correlati

contattaci logo

Mettetevi in contatto con uno dei nostri esperti

Avete bisogno di aiuto per trovare la soluzione giusta per voi?