信號完整性，電源完整性，EMI 和 EMC

使用 ADS 和其它是德科技工具解決高速數位設計挑戰

隨著數位信號的速率達到 multigigabit 水準，「無法預測」已經成了常態。使用得心應手的工具，可使您的設計專案步入正軌。是德科技高速數位解決方案包含 EDA 設計與模擬工具，能夠幫您輕鬆應對多十億位元數位設計的挑戰。這些工具同時支援時域和頻域量測，以便發現潛在問題，並確保您完成符合預期的設計。使用是德科技產品，您將可以精確查明問題所在，最佳化設計並按時交付成果。

借助 ADS 和來自是德科技的其它工具，您能夠：

  • 藉由共同模擬獨立元件，這些元件皆在其最適當的抽象位準上，您可完整分析晶片間連結：通道，電路或實體位準
  • 使用我們獲得專利的因果關係和無源性演算法，將頻域 s 參數模型準確導入至時域電路和通道模擬
  • 使用通道模擬器的統計和逐位元模式，僅用幾秒而非幾天就可確定最低 BER 輪廓線
  • 以 IBIS 格式（傳統和 AMI）和網表格式（非加密模式和使用是德科技金鑰的加密模式）導入收發器模型
  • 從來自 Cadence、Mentor 和 Zuken 等公司的企業級印刷電路板工具導入後期版圖原圖，用於對電源完整性和信號完整性問題的 EM 分析
  • 僅用幾天而非幾個月的時間生成 IBIS AMI 模型

推薦高速數位元設計流程

是德科技的目標是提供卓越的 HSD EDA 軟體。我們以一流的、強化量測的技術提供整合式設計流程，它經過專門調試，可以滿足高速數位工程師的需求。

下圖顯示了工作流程。

Recommended High Speed Digital Design Flow

  1. 首先收集 SerDes 或並聯匯流排 I/O 的 IC 模型。例如，在 FPGA 上，I/O 通常稱為多十億位元收發器（MGT），FPGA 廠商將提供 IBIS AMI、傳統 IBIS 或類似 SPICE 的網表模型。例如，該封包模型可能包含在 IBIS 模型中，或作為 s 參數模型單獨提供。第一步通常由您的 IC 廠商來完成。您只需獲得模型。IC 廠商通常使用我們的 SystemVue 產品來快速、輕鬆地生成模型，但是任何現成的行業標準模型也都可以使用。
  2. 結合使用 ADS 通道模擬器與 IBIS AMI IC 模型（顯示為藍綠色），這些模型有通道預留位置（顯示為灰色）。在 ADS 中，前期版圖通道通常使用可控阻抗線路設計軟體來建模。這讓您能夠使用相關的指標（例如眼圖開度）來最佳化堆疊和線路幾何圖形。相比之下，其它工具則限制您只能使用傳統指標，例如頻率下降。您可以只創建直通通道模型（如圖所示），但是通常您還會添加干擾源通道（此處未顯示），以建立受擾通道的交互干擾效應模型。目的是產生版圖限制，供您的物理設計人員在協力廠商企業級 PCB 工具（例如來自 Cadence 的 Allegro、來自 Mentor 的 Expedition 或來自 Zuken 的 CR-5000）的限制管理器中使用。您將面臨許多問題，比如 “什麼是最好的堆疊？” “我的可控阻抗線路將是什麼幾何形狀？”“信號線路可以靠得多近而不會發生交互干擾？”“我是否需要背鑽過孔，以便減少短截線反射？”
    如果您無法獲得 IBIS AMI SerDes 模型，那麼可以根據廠商在技術資料中提供的產品規格書（例如預加強或 EQ 分接數），設置內置通用模型的參數。
  3. 如果您擁有傳統 IBIS 模型中的 IC 模型，或類似 SPICE 網表格式的 IC 模型，那麼可以在 ADS 瞬態中運行它們，並執行與第 2 步相同的訓練。簡單地說，ADS 通道模擬器與 ADS 瞬態之間的折中就是，對於包含嵌入式時鐘的 SerDes 拓撲，通道模擬器的速度通常比瞬態快 1000 倍，但是在拓撲、時鐘和同時切換雜訊（SSN）等方面，瞬態提供了更大的靈活性。例如，包含源同步時鐘的並聯匯流排可以在瞬態中建模，而無法在通道模擬器中建模。瞬態還可以處理 SSN 等電源完整性效應。許多情況下，選擇何種模擬器將取決於您可以獲得何種 IC 模型。
  4. 您的物理設計師將利用前期版圖階段的成果，設置其企業級 PCB 工具內自動佈線程式的限制。詳細資訊請參見 ADS 工作區示例：“使用前期版圖模擬為基於限制的協力廠商 PCB 版圖工具生成參數”（需要登錄知識中心）。
  5. 自動佈線程式將獲得針到針連接性表格和版圖限制，並創建候選版圖。
  6. 將候選版圖導入 ADS，並準備應用 ADS 和 EMPro 中的電磁場求解器。您可以選擇關鍵的網路進行分析，圍繞它們剪切 cookie 設置埠和基板材料屬性等等。力矩法通常是創建電磁模型最高效的方法，但是在有些情況下，我們的 FEM 或 FDTD 求解器可能更高效。
  7. 用電磁模型（如第 7 步中的紫色方框所示）置換前期版圖通道的預留位置（如第 2 步中的灰色方框所示）。您可以重複利用通道模擬或瞬態模擬電路圖的剩餘部分。您可以將“外觀相似的”符號與電磁模型關聯，並在電路圖中與時域或頻域模擬控制器配合使用。當候選通道指標（例如 BER 輪廓圖）符合您的技術指標，那麼您就做好了進入製造階段的準備。
  8. 一旦您接收到製造階段返回的原型設計，便可以在將元件連接到 VNA 和示波器之前和之後執行量測。您可以關聯指標的模擬結果與量測結果，結束模型庫與端到端效能之間的迴圈。

與非確定性的“試誤法”方法相比，這一流程可以為您節省反復製作修改電路板所帶來的麻煩、時間和費用。

更多資料

返回高速數位元件的設計與模擬。