シグナルインテグリティー、パワーインテグリティー、EMI、EMC

ADSおよびその他のキーサイトのツールにより高速デジタルデザインの課題を解決

デジタル信号がマルチギガビットの速度に達すると、「予測不能な」ことがよく起こります。プロジェクトを正しい軌道に戻すプロセスは、作業に最適なツールで始まります。キーサイトの高速デジタルソリューションには、EDAデザインツールやシミュレーションツールがあり、マルチギガビット・デジタル・デザインの問題を簡単に解決できます。キーサイトのツールを使用すれば、タイムドメイン／周波数ドメイン表示が可能になり、根本的な問題を解明して、規格に準拠したデザインを実現できます。キーサイトのツールを使用すれば、問題を特定し、最適化して、スケジュールどおりに製品を出荷することができます。

ADSおよびその他のキーサイトのツールで以下のことが行えます。

  • チップ間リンク全体を解析するため、個々のコンポーネントのコ・シミュレーションを、チャネル／回路／物理レベルのうち最適な抽象レベルで実行
  • 因果律／受動性を満たすアルゴリズムを使用した、周波数ドメインSパラメータモデルの、タイムドメイン回路／チャネルシミュレーションへの正確なインポート
  • チャネルシミュレータの統計的なビット単位のモードを使用すれば、超低BER等高線を数秒で決定可能
  • トランシーバーモデルをIBISフォーマット（従来型とAMIの両方）およびネットリストフォーマット（非暗号化とキーサイトのキーによる暗号化の両方）でインポート
  • パワーインテグリティー／シグナルインテグリティーに関する電磁界解析用のCadence、Mentor、ZukenなどのエンタープライズPCBツールからの、ポストレイアウトアートワークのインポート
  • IBIS AMIモデルを数日で作成可能

推奨される高速デジタル・デザイン・フロー

キーサイトの目標は、業界最高のHSD EDAソフトウェアを提供することです。キーサイトは、高速デジタルエンジニアのニーズに合わせてチューニングされた、測定機能が強化されたクラス最高のテクノロジーを使用する、統合されたデザインフローを提供します。

以下の図にワークフローを示します。

Recommended High Speed Digital Design Flow

  1. まず、SerDesまたはパラレルバスI/OのICモデルを収集します。例えば、FPGAの場合、I/Oは一般的にマルチギガビットトランシーバー(MGT)と呼ばれ、FPGAベンダーはIBIS AMI、従来型IBIS、またはSPICE型のネットリストモデルを提供しています。パッケージモデルは、IBISモデル内部に含まれているか、Sパラメータモデルなどの形で別途提供されます。ステップ1は、通常はICベンダーによって実行されます。ユーザーはモデルを入手するだけです。多くのICベンダーは、キーサイトのSystemVue製品を使用して短時間で容易にモデルを作成していますが、業界標準のモデルであれば作成方法にかかわらず使用できます。
  2. IBIS AMI ICモデル（シアン色で表示）とチャネルのプレースホルダー（グレーで表示）を、ADSチャネルシミュレータを使用して結合します。ADSでは、レイアウト前のチャネルはコントロールド・インピーダンス・ライン・デザイナーでデザインされるのが普通です。これにより、アイの開口部などの重要な指標を使用して、基板構造とライン形状を最適化できます。これに対して、他のツールでは、周波数ロールオフなどの従来の指標しか使用できません。スルーチャネル（図に表示）だけをモデル化することもできますが、通常はアグレッサーチャネル（図には非表示）を追加して、被試験チャネルへのクロストークの影響をモデル化します。目標は、レイアウトデザイナーのサードパーティーエンタープライズPCBツール（CadenceのAllegro、MentorのExpedition、ZukenのCR-5000など）の拘束条件マネージャー用のレイアウト拘束条件を作成することです。答える必要がある質問は、「最良の基板構造とは？」、「コントロールド・インピーダンス・ラインの形状はどうすべきか？」、「クロストークを発生させずに信号ライン同士をどれくらい近づけられるか？」、「スタブからの反射を低減するためにビアのバックドリルが必要か？」といったことです。IBIS AMI SerDesモデルが利用できない場合、ベンダーのデータシートに記載された情報（プリエンファシスやEQタップの数など）を使用して、内蔵汎用モデルのパラメータを設定することもできます。
  3. 従来型IBISモデルやSPICE型ネットリストフォーマットのICモデルがある場合、ADSトランジェントで実行して、ステップ2と同じ手順を行うこともできます。簡単に言うと、ADSチャネルシミュレータとADSトランジェントの間のトレードオフとして、チャネルシミュレータはエンベディッドクロックのSerDesトポロジーに対して一般的にトランジェントよりも1000倍高速ですが、トランジェントの方がトポロジー、クロック、同時スイッチングノイズ(SSN)を柔軟に指定できます。例えば、信号源同期クロックのパラレルバスは、トランジェントではモデル化できますが、チャネルシミュレータではできません。また、トランジェントはSSNなどのパワーインテグリティー効果を扱うこともできます。多くの場合に、シミュレータの選択は、使用可能なICモデルのスタイルによって決まります。
  4. レイアウトデザイナーは、プリレイアウトステージの成果を利用して、エンタープライズPCBツールのオートルーターの拘束条件を設定します。詳細については、ADSのサンプルワークスペース：「プリレイアウトシミュレーションを使用したサードパーティーの拘束条件ベースのPCBレイアウトツール用パラメータの生成」を参照してください（ナレッジセンターへのログインが必要）。
  5. オートルーターは、ピン間接続テーブルとレイアウト拘束条件を受け取って、候補レイアウトを作成します。
  6. 候補レイアウトをADSにインポートし、ADSとEMProで電磁界ソルバーを適用する準備をします。解析対象のクリティカルなネットの選択、その周囲のクッキーカット、ポートとサブストレート材料属性のセットアップなどを行います。電磁界モデルを作成するには一般的にモーメント法が最も効率的な方法ですが、場合によってはFEMまたはFDTDソルバーの方が効率が高いこともあります。
  7. プレースホルダーのプリレイアウトチャネル（ステップ2のグレーのボックス）を電磁界モデル（ステップ7の紫のボックス）に置き換えます。チャネルシミュレーションまたはトランジェントシミュレーションのスケマティックの残りの部分は再使用できます。電磁界モデルに実物を模したシンボルを関連付けて、タイムドメインまたは周波数ドメインのコントローラーとともにスケマティックで使用することができます。候補のチャネル指標（BER等高線など）が仕様を満たしたら、製造に進むことができます。
  8. 工場からプロトタイプが戻ってきたら、VNAとオシロスコープを使用して、コンポーネントを取り付ける前と取り付けた後の状態でプロトタイプを測定します。シミュレーションと測定の結果の指標を比較することで、モデルライブラリとエンドツーエンドの性能の間のループを閉じることができます。

このフローにより、非デターミニスティックな試行錯誤法に比べて、基板デザインの反復回数を減らし、時間と費用を節約できます。

参考資料

高速デジタルのデザイン／シミュレーションに戻る