LPDDR6レシーバーのコンプライアンス試験方法

ウェブ見積
高性能BERT
+ 高性能BERT
高性能BERT
+ 高性能BERT

ストレス下でのLPDDR6レシーバーマージンの特性評価

LPDDR6は、AI駆動システム向けに帯域幅効率と消費電力を向上させるため、ピンあたりのデータレートを高速化し、データパスを広げ、動作電圧を低減します。これらの進歩は、タイミングウィンドウの狭小化、信号エッジの高速化、ジッターやノイズに対する感度の向上を伴い、レシーバーマージンを大幅に縮小させ、従来の静的測定の有効性を制限します。さらに、デュアルサブチャネルや統合サイドバンドシグナリングといったLPDDR6のアーキテクチャ機能は、レシーバーの複雑性を増し、ストレス下での障害相互作用に対する脆弱性を高めます。その結果、プロセス、電圧、温度の各コーナーにおいて信頼性の高い動作を保証するためには、劣化させた実環境条件下でレシーバー性能を検証する必要があります。

LPDDR6レシーバーの検証には、校正された電気的障害下でビットエラーレート（BER）を定量化するための制御されたストレス試験が必要です。エンジニアは、マージン限界と故障しきい値を特定するために、確信度レベルを定義した上でBERを測定しながら、確定的およびランダムなジッター、電圧ノイズ、タイミングオフセットを印加する必要があります。これらのテストには、LPDDR6のデータレートにおいて、高精度なパターン生成、再現性のあるストレス印加、および正確なエラー検出が求められます。少なくとも64 GBdのパターン生成とエラー検出機能を備えた高性能ビットエラーレートテスター（BERT）は、ストレス印加刺激の生成とBER解析を提供し、一方、25 GHzを超える帯域幅を持つオシロスコープは、自動テストソフトウェアによって実現される再現性のあるワーストケース解析により、シグナルインテグリティの検証とストレス校正をサポートします。

LPDDR6 レシーバー適合性テストソリューション

LPDDR6レシーバーのコンプライアンス試験では、校正された電気的障害をレシーバーに印加し、BERを測定して故障しきい値を特定する必要があります。キーサイトのLPDDR6レシーバーコンプライアンス試験ソリューションは、64 GBdの高性能BERT、Proオシロスコープ、およびコンプライアンス試験ソフトウェアを使用し、標準に準拠したワークフローでパターン生成、確定的およびランダムなストレス印加、BER測定、およびガイド付き自動化を処理します。このアプローチにより、再現性のあるレシーバーマージン特性評価が可能になり、セットアップの複雑さが軽減され、現実的な動作条件下での早期設計評価と正式なコンプライアンス検証の両方をサポートします。
ウェブ見積

当社のLPDDR6コンプライアンス試験ソリューションのデモを見る

当社のLPDDR6レシーバーコンプライアンス試験ソリューション向け製品を探す

関連するユースケース

PAM4レレシーバー の解析方法

PAM4信号の解析には、複数ビット誤り率（BER）およびシンボル誤り率（SER）の測定が必要です。レシーバー 特性評価する方法を学びましょう。

詳細はこちら

PCIe® 5.0トランスミッター テスト方法

Peripheral Component Interconnect Express (PCIe®) 5.0トランスミッタのコンプライアンス検証には、高帯域オシロスコープを使用した物理層の信号品質とトランスミッタ・イコライゼーション・テストが含まれます。自動化されたPCIe 5.0テスト・ソリューションを使用して、コンプライアンスを迅速にテストする方法をご覧ください。

詳細はこちら

レシーバー 評価およびテストする方法

DDR5レシーバーのコンプライアンスを正確にテストします。DDR5設計における高性能と高精度を保証します。キーサイトの公式ページで詳細をご覧ください！

詳細はこちら

お問い合わせ ロゴ

当社のエキスパートにお問い合わせください。

所望のソリューションを見つけるのにお困りですか？

お問い合わせ