DDR5レシーバー 評価およびテストする方法

見積依頼
高性能BERT
+ 高性能BERT
高性能BERT
+ 高性能BERT

DDR5レシーバーコンプライアンステストのセットアップ

第5世代ダブルデータレートメモリ（DDR5）デバイスのコンプライアンスを確保するには、JEDEC仕様に定められた相互運用性テストの網羅的なリストを実行する必要があります。物理層レシーバ適合性テストには、レシーバの特性評価、高帯域幅オシロスコープを使用したストレス信号の校正、およびビットエラーレートテスターを使用したデバイスレシーバテストが含まれます。

テストセットアップの校正には高精度な測定器が必要であり、特に最新のDDR5コンプライアンス・テスト仕様のニュアンスに関する専門知識がない場合、ユーザーエラーが発生しやすくなります。校正されたストレス信号を使用してDDR5 DRAMまたはその他のデバイスで各ビットエラーレート測定を手動で実行し、結果を記録し、テスト仕様と比較することは時間がかかります。自動化されたDDR5レシーバー・テスト・コンプライアンス・ソフトウェアが必要です。

DDR5レシーバー コンプライアンステスト ソリューション

JEDEC仕様に準拠したDDR5レシーバーテストには、高精度なテストツールが必要です。キーサイトのDDR5レシーバーコンプライアンス・テスト・ソリューションには、M8040Aビットエラーレートテスター上で動作するM80885RCAレシーバーテスト自動化ソフトウェアが含まれており、セットアップ、テスト実行、結果評価、およびDDR5仕様への適合を保証するためのコンプライアンスドキュメント作成を支援します。レシーバーの特性評価には、D9120ASIAシグナル・インテグリティ・ソフトウェアおよびD9120JITAジッタ解析ソフトウェアを搭載したキーサイトのUXRシリーズ オシロスコープが使用されます。
見積依頼

DDR5レシーバー試験のデモを見る

DDR5レシーバーテストソリューション向けの製品を見る

関連するユースケース

PCIe® 6.0レシーバー テスト方法

PCI-SIGデバイスのテストには、PAM4信号で64 GT/sにおけるPCIe® 6.0デバイスの相互運用性を認証するための堅牢なレシーバコンプライアンス検証が必要です。自動テストツールを使用して、ストレス信号を校正し、PCIe 5.0レシーバコンプライアンスをテストする方法を学びます。

詳細はこちら

DDR4システムのテストとデバッグ方法

DDR4システムとメモリを実装するエンジニアは、システム動作を理解するために必要な洞察を可能にするトレースキャプチャおよび解析を提供するソリューションを必要とします。DDR4メモリシステムのパフォーマンスとプロトコル機能解析をテストして、完全な準拠を達成する方法を学びましょう。

詳細はこちら

400G/800G電気レシーバー 試験方法

電気イーサネットリンクの適合性テストには、ビットエラーレートテスターと高帯域幅オシロスコープを使用したビットエラーレートおよび前方誤り訂正テストが必要です。レシーバコンプライアンス・テスト・ツールを使用してプロセスを自動化し、53 GBd PAM4シグナリングにおけるレシーバの相互運用性とIEEEおよびOIF仕様への適合性を証明する方法を学びます。

詳細はこちら

お問い合わせ ロゴ

エキスパートへのお問い合わせ

所望のソリューションを見つけるのにお困りですか？

お問い合わせ