PCIeプロトコルアナライザ
+ PCIe プロトコルアナライザ

信頼性の高いCXL相互運用性と通信精度を確保する

PCIe 6.0の物理層およびリンク層インフラストラクチャを基盤とするCompute Express Link(CXL)3.0は、AIおよびデータセンターのワークロード向けに設計された、ファブリックベースのスケールアップアーキテクチャを導入します。CXL 3.0は、高密度でスケーラブルなコンピューティングファブリック向けに最適化された、キャッシュコヒーレントかつメモリセマンティックなプロトコルにより、PCIe技術を拡張します。 検証には、リンクの初期化、論理リンクトレーニングおよびステータスステートマシン(LTSSM)の遷移、およびマルチデバイス・スイッチベースのトポロジー全体にわたるプロトコルネゴシエーションの実行が必要です。エンジニアは、動的なトポロジー検出、マルチホストメモリアクセス、ファブリック全体のコヒーレンシー、およびデータレートの上昇に伴う厳しいレイテンシ制約を考慮しつつ、CXL.cacheおよびCXL.mem間のパケット交換を監視する必要があります。

テストには、PCIe 6.0 ベースの PHY 測定、制御されたトラフィック生成、プロトコルキャプチャ、および詳細な分析を組み合わせた構造化されたワークフローが必要であり、これによりリンクおよびファブリックの挙動を大規模に検証できます。ファブリックの複雑さが増すにつれ、エンジニアは、電気信号とプロトコル動作の同期を維持しつつ、複数のホスト、スイッチ、メモリデバイスにわたる刺激と観測を調整する必要があります。これには、分散したエンドポイント間でプロトコルトラフィックをキャプチャおよびデコードしながら、リンクの起動、初期化シーケンス、およびデバイス検出の検証が含まれます。 電気信号層とプロトコル層にわたる時間相関のある可視性に加え、スケーラブルなトラフィック生成およびプロトコル対応の分析ツールを活用することで、プロトコル検証エンジニアは違反の特定、コヒーレンストランザクションの分析、およびシステムレベルの相互作用のデバッグが可能になります。

CXL 3.0 プロトコル検証ソリューション

CXL 3.0プロトコルのコンプライアンス検証には、トラフィックの生成、プロトコル交換のキャプチャ、およびマルチデバイス・ファブリックベースの相互接続全体における動作の分析が必要です。キーサイトのCXL 3.0プロトコル検証ソリューションは、プロトコル実行、トラフィック生成、および詳細な分析を組み合わせることで、リンクの初期化を監視し、CXL.cacheおよびCXL.memトランザクションをデコードし、PCIeおよびCXLプロトコル層間のイベントを相関させます。 これにより、エンジニアはスケールアップアーキテクチャにおけるホスト、スイッチ、デバイス間のシステム動作を観察しながら、コヒーレンシフロー、メモリトランザクション、およびタイミング関係を検証できます。LTSSM遷移に対する時間同期された可視性と詳細なプロトコルデコードにより、エンジニアはプロトコル違反、タイミングの不一致、相互運用性の問題を特定でき、複雑なCXL 3.0環境におけるデバッグおよび検証ワークフローを加速させることができます。

当社のCXLプロトコル検証ソリューションのデモをご覧ください

当社のCXL準拠検証ソリューションの製品をご覧ください

関連するユースケース

お問い合わせ ロゴ

当社のエキスパートにお問い合わせください。

所望のソリューションを見つけるのにお困りですか?