ハイライト

デザインの実際の性能を確認

P5573Aの基盤は優れたシグナルインテグリティーです。これは、強固で信頼性の高いテストプラットフォームを提供するエクセサイザカードの統合型デザインを通じて強化されています。 キーサイトのエンジニアは、このコンパクトなデザインによりP5573Aが高い汎用性を実現し、多くの異なるテスト環境に合わせて調整できる非常に柔軟な構成が可能なシグナルインテグリティー特性を確保できます。また、より上位層のプロトコルデバッグに焦点を当てたテストケース向けの機能を簡単に接続することができます。 P5573Aは、セットアップと接続を容易に行い、PCIeリンクを実現して基本的なLTSSMとプロトコルの機能性を確認するための構成を短時間でできるように設計されています。 これをサポートするために、P5573Aは基本的なPCIe機能を簡単に検証できる多くの機能を搭載しています。

  • x4/x8/x16の物理的なレーン幅オプションにより64 GT/sをサポート
  • スキップとバイパスをサポートする自動リンクトレーニング
  • レーンの反転/極性検出機能付きのトラフィック生成
  • スケーラブルなフロー制御をサポート
  • リンクトレーニングおよびLTSSMの制御
  • リアルタイムイコライゼーション
  • トランザクション層の生成
  • エラー挿入
  • 完全なRASテスト・プロトコル・ソリューション
規格
PCIe 6.0
PCIe 5.0
PCIe 4.0
PCIe 3.0
PCIe 2.0
PCIe 1.0
CXL 1.1
CXL 2.0
最大データ・レート
64 GT/s
規格
最大データ・レート
PCIe 6.0
PCIe 5.0
PCIe 4.0
PCIe 3.0
PCIe 2.0
PCIe 1.0
CXL 1.1
CXL 2.0
64 GT/s
さらに表示
最大データ・レート:
64 GT/s
Protocols:
NRZ
PAM4
規格:
PCIe 6.0
PCIe 5.0
PCIe 4.0
PCIe 3.0
PCIe 2.0
PCIe 1.0
CXL 1.1
CXL 2.0
タイプ:
Protocol Exerciser
P5573A-Protocol-Exerciser

P5573A PCIe 6.0プロトコル・エクセサイザ・シングル・アドインカードにより接続やセットアップを容易に

キーサイトP5573A PCIe 6.0プロトコル・エクセサイザは、テストと検証環境を作り出す、PCIe設計の調査・デバッグのための強力なツールです。 他のアーキテクチャーと比較する際、シングルアドインカードにより改良されたシグナルインテグリティーを提供しながらツールの接続やセットアップを容易にできます。 RAS(信頼性、利用可能性、保守性)テスト機能オプションを使うと、ユーザーはシステム性能または被試験システムをテストするためにさまざまなエラーシナリオをエミュレートする際にフル制御することができます。

  • 2.5 GT/sから64 GT/sをサポート
  • x4/x8/x16の物理的なレーン幅サポートによるCEM接続
  • LTSSMテスター
  • リンク/レーンの構成
  • 再生機能
  • イコライゼーション/トランシーバーの構成
  • スキップの構成
  • カスタムトラフィックの生成
  • パワー測定
  • 自動化API
  • 自動イコライゼーション
  • バイファケーション
  • SRIOV仮想化
  • RASテスト
P5573A-Protocol-Exerciser

P5573A PCIe 6.0プロトコル・エクセサイザに関心を持っていただけましたか。

ご要望、ご質問はございませんか。