Come eseguire la convalida del protocollo CXL 3.0

Preventivo
Analizzatore di protocollo PCIe
+ Analizzatore di protocollo PCIe
Analizzatore di protocollo PCIe
+ Analizzatore di protocollo PCIe

Garantire un'interoperabilità CXL affidabile e la precisione delle comunicazioni

Basato sull'infrastruttura fisica e a livello di collegamento PCIe 6.0, Compute Express Link (CXL) 3.0 introduce un'architettura scalabile basata su fabric, progettata per i carichi di lavoro dell'IA e dei data center. CXL 3.0 estende la tecnologia PCIe con protocolli cache-coerenti e memory-semantic ottimizzati per fabric di calcolo ad alta densità e scalabili. La convalida richiede l'esecuzione dell'inizializzazione del collegamento, delle transizioni Logical Link Training and Status State Machine (LTSSM) e della negoziazione del protocollo su topologie multi-dispositivo basate su switch. Gli ingegneri devono osservare gli scambi di pacchetti tra CXL.cache e CXL.mem tenendo conto del rilevamento dinamico della topologia, dell'accesso alla memoria multi-host, della coerenza a livello di fabric e dei rigidi vincoli di latenza a velocità di trasmissione dati crescenti.

I test richiedono un flusso di lavoro strutturato che combini misurazioni PHY basate su PCIe 6.0, generazione controllata del traffico, acquisizione del protocollo e analisi approfondita per convalidare il comportamento sia del collegamento che della struttura su larga scala. Con l'aumentare della complessità della struttura, gli ingegneri devono coordinare gli stimoli e l'osservazione su più host, switch e dispositivi di memoria, mantenendo al contempo la sincronizzazione tra la segnalazione elettrica e l'attività del protocollo. Ciò include la verifica dell'avvio del collegamento, delle sequenze di inizializzazione e del rilevamento dei dispositivi, mentre si acquisisce e si decodifica il traffico di protocollo tra endpoint distribuiti. La visibilità correlata nel tempo tra i livelli elettrici e di protocollo, insieme alla generazione scalabile di traffico e agli strumenti di analisi sensibili al protocollo, consente agli ingegneri di convalida del protocollo di isolare le violazioni, analizzare le transazioni di coerenza ed eseguire il debug delle interazioni a livello di sistema.

Soluzione di convalida del protocollo CXL 3.0

La verifica della conformità al protocollo CXL 3.0 richiede la generazione di traffico, l'acquisizione degli scambi di protocollo e l'analisi del comportamento su interconnessioni basate su fabric che coinvolgono più dispositivi. La soluzione di verifica del protocollo CXL 3.0 di Keysight combina l'esecuzione del protocollo, la generazione di traffico e l'analisi approfondita per monitorare l'inizializzazione del collegamento, decodificare le transazioni CXL.cache e CXL.mem e correlare gli eventi tra i livelli di protocollo PCIe e CXL. Consente agli ingegneri di verificare i flussi di coerenza, le transazioni di memoria e le relazioni temporali, osservando al contempo il comportamento del sistema su host, switch e dispositivi in architetture scale-up. Grazie alla visibilità allineata nel tempo delle transizioni LTSSM e alla decodifica dettagliata del protocollo, gli ingegneri possono identificare violazioni del protocollo, discrepanze temporali e problemi di interoperabilità, accelerando i flussi di lavoro di debug e convalida in ambienti CXL 3.0 complessi.
Preventivo

Guarda una demo della nostra soluzione per la convalida del protocollo CXL

Scopri i prodotti della nostra soluzione di verifica della conformità CXL

Casi d'uso correlati

Come accelerare i test di conformità digitale ad alta velocità

Per accelerare i test di conformità digitale ad alta velocità è necessario scaricare l'elaborazione dei dati e la reportistica su server esterni ad alte prestazioni. Scoprite come ottenere più rapidamente risultati di conformità scaricando l'elaborazione dei dati dall'Oscilloscopi a risorse di calcolo ad alte prestazioni che elaborano i dati in parallelo.

Per saperne di più

Come testare l'alimentazione USB Type-C

Per testare il modulo di alimentazione USB Type-C è necessario monitorare le linee CC con un segnale a 300 kHz e misurare la tensione e le correnti generate. Scoprite come analizzare il diagramma a occhio risultante con un Oscilloscopi per garantire la conformità della potenza variabile dinamica fornita dall'alimentazione USB Type-C.

Per saperne di più

Come caratterizzare i bus seriali

La caratterizzazione dei bus seriali nei progetti embedded richiede il debug e la correlazione dei trasferimenti di dati con altre interazioni a segnale misto. Scoprite come eseguire il debug di I2C, SPI, UART e altri bus seriali con un Oscilloscopi.

Per saperne di più

contattaci logo

Mettetevi in contatto con uno dei nostri esperti

Avete bisogno di aiuto per trovare la soluzione giusta per voi?

Contattaci